インテルのみ表示可能 — GUID: loo1612985256922
Ixiasoft
インテルのみ表示可能 — GUID: loo1612985256922
Ixiasoft
4.3.8. パワー・マネジメント・インターフェイス
ソフトウェアによるデバイスのDステートへのプログラムは、PCIパワー・マネジメント機能構造体のPower Management Control and Statusレジスターに書き込むことによって行われます。電力管理出力信号は、現在の電力ステートを示します。IPコアでサポートする必須電源ステートは、D0 (フルパワー) とD3Hotの2つです。オプションのD1およびD2低電力ステートはサポートされません。
デバイス電源ステート (Dステート) とリンク電源ステート (Lステート) の対応は次のとおりです。
デバイス電源ステート | リンク電源ステート |
---|---|
D0 | L0 |
D1 (サポートなし) | L1 |
D2 (サポートなし) | L1 |
D3Hot | L1、L2/L3 Ready |
D3Cold | L2、L3 |
次の表で示すのは、RタイルでのL2/L3ステートのサポートです。
EP/BP UP | RP/BP DN | |
---|---|---|
L2/L3 entry | OK | OK |
L2 exit | ホストにより開始またはコールドリセット | コールドリセット |
L3 exit | コールドリセット | コールドリセット |
信号名 | 方向 | 説明 | クロックドメイン | EP/RP/BP |
---|---|---|---|---|
pm_curnt_state_o[7:0] | 出力 | 現在の電源ステートを示します。
|
非同期 | EP/RP/BP |
x16/x8: pm_dstate_o[31:0] x4: pm_dstate_o[3:0] |
出力 | 各ファンクションの電力管理Dステートです。
|
非同期 | EP/RP/BP |
x16/x8: apps_pm_xmt_pme_i[7:0] x4: 非該当 |
入力 | アプリケーション・ロジックでは、この信号を1サイクルアサートして、Power Management Capability (PMC) ステートマシンをD1、D2、またはD3 Hot電源ステートからウェイクアップします。ウェイクアップすると、IPコアからPM_PMEメッセージを送信します。この信号は、1クロックサイクルの間アサートする必要があります。 | slow_clk | EP/BP |
x16/x8: apps_ready_entr_l23_i x4: 非該当 |
入力 | アプリケーション・ロジックは、この信号をアサートして、L2/L3 Readyステートに入る準備ができていることを示します。app_ready_entr_l23_i 信号は、L2/L3 Readyエントリーを制御する必要があるアプリケーションに提供されます (L2/L3 Readyに入る前に特定のタスクを実行する必要がある場合)。コアでは、この信号がアクティブになるまで、(PM_Turn_Offに応答して) PM_Enter_L23の送信を遅らせます。これはレベル・センシティブ型信号です。 | slow_clk | EP/BP |
apps_pm_xmt_turnoff_i | 入力 | この信号はパルス入力です。アプリケーション層からのリクエストにより、PM_Turn_Offメッセージを生成します。アプリケーション層では、この信号を1クロックサイクルの間アサートする必要があります。IPコアからは、確認応答または許可信号は返しません。アプリケーション層では、前のメッセージが送信されるまでは、同じ信号を再度パルスしてはいけません。 | slow_clk | tRP |
app_init_rst_i | 入力 | アプリケーション層では、この信号を使用してダウンストリーム・デバイスにホットリセットをリクエストします。ホットリセットのリクエストの送信は、このピンに1サイクルのパルス (約20ns) が印加されると行われます。 | 非同期 | tRP |
app_req_retry_en_i[7:0] | 入力 | PCIeハードIPは、アサートされると、CRS (Configuration Retry Status) のコンフィグレーションTLPに応答します。ただしこれは、非CRSステータスのコンフィグレーションTLPへの応答が、前回のリセット以降行われていない場合です。ユーザー・アプリケーションでは、この信号を使用して列挙を保留することができます。この入力はルートポートには使用されません。 このバスは、ハードIPが2x8としてコンフィグレーションされている場合、両方のエンドポイントに適用されます。 x4コア (ポート2および3) にもこれらのピンがありますが、使用されないため、ゼロに駆動する必要があります。 |
非同期 | EP |
app_xfer_pending_i | 入力 | この信号は、L1への進入を防止するか、L1からの退出を開始します。 | 非同期 | EP/RP/BP |