インテルのみ表示可能 — GUID: vav1651536813944
Ixiasoft
1. PCI Express向けRタイル Avalon® Streamingインテル FPGA IPについて
2. IPアーキテクチャーおよび機能の説明
3. 高度な機能
4. インターフェイス
5. パラメーター
6. トラブルシューティング/デバッグ
7. PCI Express* 向けRタイル Avalon® StreamingインテルFPGA IPユーザーガイドのアーカイブ
8. PCI Express向けRタイル Avalon® Streaming インテルFPGA IPユーザーガイドの文書改訂履歴
A. コンフィグレーション・スペース・レジスター
B. ルートポートの列挙
C. エンドポイント・モードでのアドレス変換サービス (ATS) の実装
D. TLPバイパスモードでのユーザー・アプリケーションへのパケット転送
3.2.2.5.1. VirtIO Common Configuration Capability Register (アドレス: 0x012)
3.2.2.5.2. VirtIO Common Configuration BAR Indicator Register (アドレス: 0x013)
3.2.2.5.3. VirtIO Common Configuration BAR Offset Register (アドレス: 0x014)
3.2.2.5.4. VirtIO Common Configuration Structure Length Register (アドレス: 0x015)
3.2.2.5.5. VirtIO Notifications Capability Register (アドレス: 0x016)
3.2.2.5.6. VirtIO Notifications BAR Indicator Register (アドレス: 0x017)
3.2.2.5.7. VirtIO Notifications BAR Offset Register (アドレス: 0x018)
3.2.2.5.8. VirtIO Notifications Structure Length Register (アドレス: 0x019)
3.2.2.5.9. VirtIO Notifications Notify Off Multiplier Register (アドレス: 0x01A)
3.2.2.5.10. VirtIO ISR Status Capability Register Register (アドレス: 0x02F)
3.2.2.5.11. VirtIO ISR Status BAR Indicator Register (アドレス: 0x030)
3.2.2.5.12. VirtIO ISR Status BAR Offset Register (アドレス: 0x031)
3.2.2.5.13. VirtIO ISR Status Structure Length Register (アドレス: 0x032)
3.2.2.5.14. VirtIO Device Specific Capability Register (アドレス: 0x033)
3.2.2.5.15. VirtIO Device Specific BAR Indicator Register (アドレス: 0x034)
3.2.2.5.16. VirtIO Device Specific BAR Offset Register (アドレス0x035)
3.2.2.5.17. VirtIO Device Specific Structure Length Register (アドレス: 0x036)
3.2.2.5.18. VirtIO PCI Configuration Access Capability Register (アドレス: 0x037)
3.2.2.5.19. VirtIO PCI Configuration Access BAR Indicator Register (アドレス: 0x038)
3.2.2.5.20. VirtIO PCI Configuration Access BAR Offset Register (アドレス: 0x039)
3.2.2.5.21. VirtIO PCI Configuration Access Structure Length Register (アドレス: 0x03A)
3.2.2.5.22. VirtIO PCI Configuration Access Data Register (アドレス: 0x03B)
4.3.1. Avalon® Streamingインターフェイス
4.3.2. 精密時間測定インターフェイス (エンドポイントのみ)
4.3.3. 割り込みインターフェイス
4.3.4. ハードIPリコンフィグレーション・インターフェイス
4.3.5. エラー・インターフェイス
4.3.6. コンプリーション・タイムアウト・インターフェイス
4.3.7. コンフィグレーション・インターセプト・インターフェイス
4.3.8. パワー・マネジメント・インターフェイス
4.3.9. ハードIPステータス・インターフェイス
4.3.10. ページ・リクエスト・サービス (PRS) インターフェイス (エンドポイントのみ)
4.3.11. ファンクション・レベル・リセット (FLR) インターフェイス (エンドポイントのみ)
4.3.12. SR-IOV VFエラー・フラグ・インターフェイス (エンドポイントのみ)
4.3.13. 汎用VSECインターフェイス
5.2.3.1. Deviceの機能
5.2.3.2. VirtIOのパラメーター
5.2.3.3. Linkの機能
5.2.3.4. Legacy Interrupt Pin Register
5.2.3.5. MSI機能
5.2.3.6. MSI-Xの機能
5.2.3.7. Slotの機能
5.2.3.8. Latency Tolerance Reporting (LTR)
5.2.3.9. Process Address Space ID (PASID)
5.2.3.10. Device Serial Numberの機能
5.2.3.11. Page Request Service (PRS)
5.2.3.12. Access Control Service (ACS)
5.2.3.13. Power Management
5.2.3.14. Vendor Specific Extended Capability (VSEC) Register
5.2.3.15. TLP Processing Hints (TPH)
5.2.3.16. Address Translation Services (ATS) の機能
5.2.3.17. Precision Time Management (PTM)
インテルのみ表示可能 — GUID: vav1651536813944
Ixiasoft
4.4.2. コマンドおよびステータス信号
信号名 | 方向 | 説明/注意 | クロックドメイン |
---|---|---|---|
lnX_pipe_direct_rxstandby_i | 入力 | 同期 rxstandby 信号 | pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_powerdown_i[1:0] | 入力 | PHY電源ステート・コントロール信号 | pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_rate_i[2:0] | 入力 | Gen1-5レート変更コントロール信号: 000: Gen1 001: Gen2 010: Gen3 011: Gen4 100: Gen5 |
pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_txdetectrx_i | 入力 | レシーバー検出コントロール信号 | pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_rxtermination_i | 入力 | レシーバー終端の存在を制御します。これはPIPE信号であり、主にUSBでの使用を想定しています。インテルでは、この信号をHighに駆動することを推奨しています (デフォルト)。
|
pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_pclkchangeack_i | 入力 | PCLKレートの変更 (または必要に応じて幅の変更) が完了して安定したときに、MACによってアサートされます。 | pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_tx_transfer_en_o | 出力 | この信号は、EMIBがPIPEモードで準備完了であることを示します。ソフトIPコントローラーにより、レーンごとの lnX_pipe_direct_pld_pcs_rst_n_i 信号をリリースする必要があります。これは、レーンごとの lnX_pipe_direct_tx_transfer_en_o 信号がアサートされた後に行います。 | pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_rxstandbystatus_o | 出力 | PHYがアクティブかスタンバイモードかを示します。
|
pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_pclkratechangeok_o | 出力 | この信号は、MACによるクロックレートの変更準備ができたときに、PHYによってアサートされます。 |
pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_rxstatus_o | 出力 | 高速レシーバーのステートを反映します。このビットの1は、RXが検出されたことを示します。
注: PIPE SerDesアーキテクチャー・モードに適用される唯一のステータスは、「Receiver detected」です。
|
pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_phystatus_o | 出力 | 安定したPCLK、リセット後のデアサート、電源管理ステート遷移、レート変更、レシーバー検出などのPHYファンクションの完了を示します。 | pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_cdrlockstatus_o | 出力 |
これは、レシーバーCDRロックを示します。
この信号のデアサートが、アサートされるはずのときに発生した場合は、障害状態を示しています。レシーバーのリセットが必要です。 |
非同期 |
lnX_pipe_direct_cdrlock2data_o | 出力 |
これは、レシーバーCDRデータロックを表します。
注: この信号がLowになるのは、ソフトIPコントローラーからRタイルAvalon Streaming IPに対して、遠端トランスミッターTX EQ設定の評価開始の指示があった場合です (そのためにはRX Control 3レジスターのRxEqEvalビットを設定します)。評価が完了すると、RタイルAvalon Streaming IPによって、Figure of Merit値が提供され、この信号をHighに駆動します。イコライゼーション・シーケンスの詳細については、PIPE Specification 5.1.1のセクション9.10を参照してください。
|
非同期 |