インテルのみ表示可能 — GUID: emi1605742265674
Ixiasoft
インテルのみ表示可能 — GUID: emi1605742265674
Ixiasoft
4.4.6. PIPE Directの速度変更
PIPE Direct Dataモードでは、RXデータパスのクロックの供給元は、PHYリカバリークロック (pipe_direct_pld_rx_clk_out_o) です。PHYリカバリークロックの周波数は、PHYがGen1からGen5にトレーニングされると変化します。PIPE Direct RXのレート変更中は、次のシーケンスに従う必要があります。
ソフトIPコントローラーでは、必要な場合は、最初にレートまたは幅を変更します。RタイルAvalon Streaming IPによって lnX_pipe_direct_pclkchangeok_o がアサートされるのは、ソフトIPコントローラーによる変更が行われた後のみです。ソフトIPコントローラーによって lnX_pipe_direct_pclkchangeack_i がアサートされるのは、変更が完了して安定したときです。ソフトIPコントローラーにより lnX_pipe_direct_pclkchangeack_i がアサートされた後、RタイルAvalon Streaming IPが応答します。lnX_pipe_direct_phystatus_o を1サイクル間アサートし、lnX_pipe_direct_pclkchangeok_o を lnX_pipe_direct_phystatus_o と同時にデアサートします。ソフトIPコントローラーにより lnX_pipe_direct_pclkchangeack_i がデアサートされるのは、lnX_pipe_direct_pclkchangeok_o がLowにサンプリングされたときです。
次に示すステップは、PIPE Directモードでコンフィグレーションした場合に、RタイルAvalon Streaming IPの速度変更シーケンスに必要なものです。このビヘイビアは、他のレーンや他の速度にも同様に当てはまります。
必要なステップはそれぞれ、波形内の文字と対応していることに注意してください。
- ステップ (a、b、c、d): 速度変更イベントに備えて、ソフトIPコントローラーにより、TXデータパス信号でのデータ送信が停止します。
- ステップ (e): 準備が整うと、ソフトIPコントローラーにより、ターゲットレートを ln0_pipe_direct_rate_i 信号に設定します。
- ステップ (f、g、h): ln_pipe_direct_reset_status_n_o 信号がLowになり、それ以降 ln0_pipe_direct_rxdata_o バスで受信したデータは無効になります。さらに、ln0_cdrlock2data_o 信号がLowになります。
注: RXデータは、対応する ln_pipe_direct_reset_status_n_o レーン信号、ln0_pipe_direct_rxdatavalid0_o と ln0_pipe_direct_rxdatavalid1_o 間でAND演算を使用して修飾する必要があります。
- ステップ (i、j): ln0_pipe_direct_rxdatavalid0_o および ln0_pipe_direct_rxdatavalid1_o 信号がLowになります。
注: RXデータは、対応するln_pipe_direct_reset_status_n_o レーン信号、ln0_pipe_direct_rxdatavalid0_o と ln0_pipe_direct_rxdatavalid1_o 間でAND演算を使用して修飾する必要があります。
- ステップ (k): ln0_pipe_direct_pld_rx_clk_out_o により、トグルが停止します。
- ステップ (l、m): RタイルAvalon Streaming IPにより、ln0_pipe_direct_pclkchangeok_o をアサートします。ソフトIPコントローラーによる確認が、ln0_pipe_direct_pclkchangeack_i 信号をHighに駆動することにより行われます。
- ステップ (n): ln0_pipe_direct_cdrlockstatus_o 信号は、RタイルAvalon Streaming IPが新しいクロック周波数にロックするまではLowになります。
- ステップ (o): ln0_pipe_direct_cdrlockstatus_o 信号は、RタイルAvalon Streaming IPが新しいクロック周波数にロックするとHighになります。
- ステップ (p、q): RタイルAvalon Streaming IPによるレート変更の成功の確認が、ln0_pipe_direct_phystatus_o 信号をシングルパルスし、ln0_pipe_direct_pclkchangeok_o 信号をLowに駆動することにより行われます。
- ステップ (r): ソフトIPコントローラーによるレート変更の承認が、ln0_pipe_direct_pclkchangeack_i 信号をLowに駆動することにより行われます。
- ステップ (s、t、u、v): ソフト IPコントローラーにより、新しいレートでのデータ送信が、TXデータパス信号上で開始されます。
- ステップ (w、x、y): ln0_cdrlock2data_o 信号が、RタイルAvalon Streaming IPによってHighに駆動されます。ln0_pipe_direct_rxdatavalid0_o および ln0_pipe_direct_rxdatavalid1_o 信号がHighになります。
注: RXデータは、対応する ln_pipe_direct_reset_status_n_o レーン信号がHighになるまで有効ではありません。
- ステップ (z): 対応する ln_pipe_direct_reset_status_n_o レーン信号がHighになります。これにより、RXデータを ln0_pipe_direct_rxdatavalid0_o と ln0_pipe_direct_rxdatavalid1_o 信号とともに修飾します。