インテルのみ表示可能 — GUID: ylq1612842480610
Ixiasoft
インテルのみ表示可能 — GUID: ylq1612842480610
Ixiasoft
4.3.3.1. レガシー割り込み
レガシー割り込みは、仮想ワイヤーメッセージを使用して、元のPCIレベル・センシティブ割り込みを模倣します。PCIe向けRタイルIPでは、メッセージTLPを使用して、PCIeリンク上でレガシー割り込みを信号伝達します。INTxという用語は、INTA#、INTB#、INTC#、およびINTD# の4つのレガシー割り込みを総称したものです。PCIe向けRタイルIPによって app_int_i をアサートすることで、Assert_INTx Message TLPが生成され、アップストリームに送信されます。この信号の app_int_i のデアサート、つまりHighからLowへの遷移により、Deassert_INTx Message TLPが生成され、アップストリームに送信されます。レガシー割り込みを使用するには、割り込みディスエーブル・ビットをクリアする必要があります。このビットは、コンフィグレーション・ヘッダー内のコマンドレジスターのビット10です。その後、MSIイネーブルビットをオフにしてください。
信号名 | 方向 | 説明 | EP/RP/BP | クロックドメイン |
---|---|---|---|---|
pX_app_int_i[7:0] |
入力 | アサートされると、これらの信号は、INTxメッセージのアサートがリクエストされたことを示します。HighからLowへの遷移は、INTxメッセージのデアサートがリクエストされていることを示します。このバスはエンドポイント専用です。各ビットは、対応する物理ファンクションに関連付けられています。 | EP | slow_clk |
pX_app_int_ready_o[7:0] | 出力 | 物理ファンクションごとに1ビットです。新しい app_int_i 値は、app_int_ready_o=1になるまで保持する必要があります。 | EP | slow_clk |
pX_irq_status_o | 出力 | これらの信号は、ルートポート・モードでアプリケーション層へのレガシー割り込みを駆動します。割り込みのソースは、ポート・コンフィグレーションおよびステータスレジスターのルートポート割り込みステータスレジスターに記録されます。 |
RP | slow_clk |