インテルのみ表示可能 — GUID: evr1638456154396
Ixiasoft
1. Nios® Vエンベデッド・プロセッサーについて
2. インテル® Quartus® Prime開発ソフトウェアおよびプラットフォーム・デザイナーを使用した Nios® Vプロセッサーのハードウェア・システム・デザイン
3. Nios® Vプロセッサー・ソフトウェアのシステムデザイン
4. Nios® Vプロセッサーのコンフィグレーションと起動ソリューション
5. Nios® Vプロセッサー - MicroC/TCP-IPスタックの使用
6. Nios® Vプロセッサーのデバッグ、検証、およびシミュレーション
7. Nios® Vプロセッサー - リモート・システム・アップデート
8. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックのアーカイブ
9. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックの改訂履歴
インテルのみ表示可能 — GUID: evr1638456154396
Ixiasoft
4.5.1.1.4. QSPIフラッシュプログラミング
インテルFPGAデバイスのQSPIフラッシュのプログラミング
- インテルFPGAデバイスのActive Serial (AS) ピンがQSPIフラッシュに配線されていることを確認します。この配線により、フラッシュローダーをQSPIフラッシュにロードし、ボードを正しくコンフィグレーションできます。
- ボード上のMSELピン設定がASプログラミング用にコンフィグレーションされていることを確認します。
- インテルQuartus Prime Programmerを開き、Hardware SetupでJTAGが検出されたことを確認します。
- Auto Detectを選択し、ボードに応じてFPGAデバイスを選択します。
- 選択したインテルFPGAデバイスを右クリックし、Edit > Change Fileを選択します。次に、生成されたJICファイルを選択します。
- FPGAおよびQSPIデバイスのProgram/ Configureチェックボックスをオンにします。
- Startをクリックして、プログラミングを開始します。
注: デバイスの電源を入れ直して、Active Serialコンフィグレーション・スキームを開始し、ユーザーモードに入ったら Nios® Vプロセッサー・システムをリセットします。