インテルのみ表示可能 — GUID: awv1638889111075
Ixiasoft
1. Nios® Vエンベデッド・プロセッサーについて
2. インテル® Quartus® Prime開発ソフトウェアおよびプラットフォーム・デザイナーを使用した Nios® Vプロセッサーのハードウェア・システム・デザイン
3. Nios® Vプロセッサー・ソフトウェアのシステムデザイン
4. Nios® Vプロセッサーのコンフィグレーションと起動ソリューション
5. Nios® Vプロセッサー - MicroC/TCP-IPスタックの使用
6. Nios® Vプロセッサーのデバッグ、検証、およびシミュレーション
7. Nios® Vプロセッサー - リモート・システム・アップデート
8. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックのアーカイブ
9. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックの改訂履歴
インテルのみ表示可能 — GUID: awv1638889111075
Ixiasoft
4.5.2.1.1. ハードウェア・デザインフロー
以下の項では、SDM Bootloaderを使用してコンフィグレーションQSPIフラッシュからRAMにコピーされたNios Vプロセッサー・アプリケーション向けのブート可能なシステムをビルドするための段階的な方法について説明します。次の例は、インテルStratix 10 SX SoC Lタイルを使用してビルドされています。
IPコンポーネントの設定
- インテル® Quartus® Primeおよびプラットフォーム・デザイナーを使用して、 Nios® Vプロセッサー・プロジェクトを作成します。
- Mailbox Client Intel® FPGA IPを、プラットフォーム・デザイナー・システムに追加します。
図 49. Nios Vプロセッサー・プロジェクトの接続図 50. On-Chip Memory (RAM or ROM) Intel FPGA IPのパラメーター設定
- メモリー機能に応じて、On-Chip Memory (RAM or ROM) Intel FPGA IP Parameter Settingsを変更します。システムに次のメモリーがあることを確認します。
メモリー | メモリータイプ | 合計メモリーサイズ | メモリーの初期化 |
---|---|---|---|
Bootloader ROM | ROM (Read-only) |
6144バイト以上 |
次の設定をイネーブルします。
|
Bootloader RAM | RAM (Writable) |
6144バイト以上 |
すべての設定をオフのままにします。 |
User Application RAM | RAM (Writable) |
アプリケーションによって異なります 4 |
すべての設定をオフのままにします。 |
Niosプロセッサーのリセット・エージェントの設定
- Nios V Processorパラメーター・エディターで、Reset AgentをBootloader ROMに設定します。
図 51. Nios Vパラメーター・エディターの設定
- Generate HDLをクリックすると、Generationダイアログボックスが表示されます。
- 出力ファイルの生成オプションを指定し、Generateをクリックします。
インテルQuartus Prime開発ソフトウェアの設定
- インテルQuartus Prime開発ソフトウェアで、Assignment > Device > Device and Pin Options > Configurationをクリックします。
- Configuration schemeを、Active Serial x4 (can use Configuration Device) に設定します。
- ボードデザインに従って、VID mode of operationを設定します。
- Active serial clock sourceを、100 MHz Internal Oscillatorに設定します。
図 52. Device and Pin Options
- OKをクリックして、Device and Pin Optionsウィンドウを終了します。
- OKをクリックして、Deviceウィンドウを終了します。
- Start Compilationをクリックして、プロジェクトをコンパイルします。
4 アプリケーションのサイズは、使用法によって異なります。デザインに応じてメモリーサイズを設定します。