インテルのみ表示可能 — GUID: ouv1638425643189
Ixiasoft
1. Nios® Vエンベデッド・プロセッサーについて
2. インテル® Quartus® Prime開発ソフトウェアおよびプラットフォーム・デザイナーを使用した Nios® Vプロセッサーのハードウェア・システム・デザイン
3. Nios® Vプロセッサー・ソフトウェアのシステムデザイン
4. Nios® Vプロセッサーのコンフィグレーションと起動ソリューション
5. Nios® Vプロセッサー - MicroC/TCP-IPスタックの使用
6. Nios® Vプロセッサーのデバッグ、検証、およびシミュレーション
7. Nios® Vプロセッサー - リモート・システム・アップデート
8. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックのアーカイブ
9. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックの改訂履歴
インテルのみ表示可能 — GUID: ouv1638425643189
Ixiasoft
2.2.3. インテルFPGAデザインの制約
適切なインテルFPGAシステムデザインには、デザインがタイミング・クロージャーやその他のロジック制約要件を満たすようにするためのデザイン制約が含まれています。 インテル® Quartus® Prime開発ソフトウェアまたはサードパーティーのEDAプロバイダーで提供されているツールを使用して、これらの要件を満たすようにインテルFPGAデザインを明示的に制約する必要があります。 インテル® Quartus® Prime開発ソフトウェアは、コンパイル段階で提供された制約設定を使用して、最適な配置結果を取得します。