インテルのみ表示可能 — GUID: ugj1645755388256
Ixiasoft
1. Nios® Vエンベデッド・プロセッサーについて
2. インテル® Quartus® Prime開発ソフトウェアおよびプラットフォーム・デザイナーを使用した Nios® Vプロセッサーのハードウェア・システム・デザイン
3. Nios® Vプロセッサー・ソフトウェアのシステムデザイン
4. Nios® Vプロセッサーのコンフィグレーションと起動ソリューション
5. Nios® Vプロセッサー - MicroC/TCP-IPスタックの使用
6. Nios® Vプロセッサーのデバッグ、検証、およびシミュレーション
7. Nios® Vプロセッサー - リモート・システム・アップデート
8. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックのアーカイブ
9. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックの改訂履歴
インテルのみ表示可能 — GUID: ugj1645755388256
Ixiasoft
5.4.3. デザイン例ファイルの取得
µC/TCP-IP Example Designの生成
プラットフォーム・デザイナーを使用してμC/TCP-IP デザイン例を生成するには、次の手順を実行します。
- インテル® Quartus® Prime開発ソフトウェアで、Tools > Platform Designerに移動します。
- プラットフォーム・デザイナーで、IP Variantを選択します。
- Quartus projectでは、Noneを選択します。
- IP Variantダイアログボックスで、IPの任意の名前を指定します。
注: 後でIPを保存する必要はありません。
- Component typeで、Selectをクリックします。
- IP Catalogが表示されます。
- Nios V/m Processor Intel FPGA IPを検索します。
- IPデザインを作成します。
図 83. IP Parameter Editor for Nios® V/m Processor Intel FPGA IP向けのIPパラメーター・エディター - 使用可能なデザイン例の1つをクリックし、プロジェクト・フォルダーを選択します。この章での関連するデザイン例は、次のとおりです。
- Example Design: “µC/TCP-IP IPerf Example Design"
- Example Design: “µC/TCP-IP Simple Socket Server Example Design"
- IP Parameter Editorを閉じます。Save changes?というプロンプトが表示されたら、Don’t Saveをクリックします。
- デザイン例をプロジェクト・フォルダーに解凍します。デザイン例ファイルとその説明については、次の表を参照してください。
CLIを使用してExample Designを生成するには、次のコマンドを使用します。
<Intel Quartus Prime installation directory>/niosv/bin/niosv-shell
ip-deploy --component-name=intel_niosv_m --output-name=niosv_m.ip
qsys-generate niosv_m.ip \
--example_design=<niosv_m.uc_tcp_ip_iperf_example_design or
niosv_m.uc_tcp_ip_sss_example_design>
unzip <a10soc_iperf.zip or a10soc_sss.zip
ファイル | 説明 |
---|---|
scripts | デザイン例を生成およびビルドするためのスクリプトを含むフォルダー。 |
sdc | デザイン例のSynopsys Design Constraint (.sdc) ファイルを含むフォルダー。 |
software | Nios® Vプロセッサーを使用したμC/TCP-IPアプリケーションのソースコードを含むフォルダー。 |
create_design.py | デザイン例をビルドするためのPythonスクリプト。 |
README.md | デザイン例をビルドするための説明と手順。 |
test_design.py | .sofファイルをプログラムし、システムを実行するためのPythonスクリプト。 |
toggle_issp.tcl | In-System Sources and Probes (ISSP) を介してデザインをリセットするTCLスクリプト。 |
top.v | トップレベルのVerilogデザイン。 |
update_sof.py | ソフトウェア・デザイン・ファイルの編集後にデザイン例を更新するためのPythonスクリプト。 |
µC/TCP-IP Example Designの生成
µC/TCP-IP Example Designには、ビルドフローを簡単にするためのスクリプトが含まれています。スクリプトはスクリプト・フォルダーに格納されます。readme ファイル (README.md) を参照し、提供されているスクリプトを使用してデザイン例を開発するか、または Nios® Vプロセッサー・ツールを使用して手動でデザインを開発することができます。
手順は次のとおりです。
- Nios Vコマンドシェルを起動します。
- create_design.py を実行して、デザイン例をビルドします。
quartus_py create_design.py
- ソフトウェア・デザイン・ファイルに変更が加えられた場合は、update_sof.py を実行します。スクリプトにはいくつかのオプションがあります。詳細については、README.md を参照してください。
quartus_py update_sof.py
- test_design.py を実行して .sof ファイルをインテルFPGAボードにプログラムし、μC/TCP-IPデザイン例を実行します。
quartus_py test_design.py
ハードウェアおよびソフトウェア開発の詳細については、ハードウェア開発フローおよびソフトウェア開発フローを参照してください。