インテルのみ表示可能 — GUID: cln1638492615362
Ixiasoft
1. Nios® Vエンベデッド・プロセッサーについて
2. インテル® Quartus® Prime開発ソフトウェアおよびプラットフォーム・デザイナーを使用した Nios® Vプロセッサーのハードウェア・システム・デザイン
3. Nios® Vプロセッサー・ソフトウェアのシステムデザイン
4. Nios® Vプロセッサーのコンフィグレーションと起動ソリューション
5. Nios® Vプロセッサー - MicroC/TCP-IPスタックの使用
6. Nios® Vプロセッサーのデバッグ、検証、およびシミュレーション
7. Nios® Vプロセッサー - リモート・システム・アップデート
8. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックのアーカイブ
9. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックの改訂履歴
インテルのみ表示可能 — GUID: cln1638492615362
Ixiasoft
4.5.1.2.1. ハードウェア・デザインフロー
以下の項では、GSFI Bootloaderを使用してコンフィグレーションQSPIフラッシュからRAMにコピーされたNios Vプロセッサー・アプリケーション向けのブート可能なシステムをビルドするための段階的な方法について説明します。次の例は、インテルArria 10 SoC開発キットを使用してビルドされています。
IPコンポーネントの設定
- インテル® Quartus® Primeおよびプラットフォーム・デザイナーを使用して、 Nios® Vプロセッサー・プロジェクトを作成します。
- Generic Serial Flash Interface Intel FPGA IPを、プラットフォーム・デザイナー・システムに追加します。
図 33. Nios Vプロセッサー・プロジェクトの接続図 34. Generic Serial Flash Interface Intel FPGA IPのパラメーター設定
- QSPIフラッシュサイズに従って、Device Density (Mb) を変更します。
- Default Settingsのパラメーター・セクションのControl Register値のビット8を変更することによって、アドレッシング・モードを変更します。ビット8を0x0に変更すると3バイトのアドレッシングがイネーブルになり、0x1に変更すると4バイトのアドレッシングがイネーブルになります。
注: 各インテルFPGAデバイスの各フラッシュデバイスでサポートされているバイト・アドレッシング・モードを確認するには、Device Configuration Support CenterのIntel Supported Configuration Devices tab > Intel Supported Third Party Configuration Devicesを参照してください。
例えば、 インテル® Arria® 10デバイスをMicronフラッシュデバイスと併用すると、4 バイトのアドレッシング・モードがサポートされます。
Nios® Vプロセッサーのブートコピア―方式のリセット・エージェント設定
- Nios® Vプロセッサー・パラメーター・エディターで、Reset AgentをQSPI Flashに設定します。
図 35. Nios Vパラメーター・エディターの設定
- Generate HDLをクリックすると、Generationダイアログボックスが表示されます。
- 出力ファイルの生成オプションを指定し、Generateをクリックします。
インテルQuartus Prime開発ソフトウェアの設定
- インテルQuartus Prime開発ソフトウェアで、Assignment > Device > Device and Pin Options > Configurationをクリックします。
- Configuration schemeを、Active Serial x4 (can use Configuration Device) に設定します。
- Active serial clock sourceを、100 MHz Internal Oscillatorに設定します。
図 36. Device and Pin Options
- OKをクリックして、Device and Pin Optionsウィンドウを終了します。
- OKをクリックして、Deviceウィンドウを終了します。
- Start Compilationをクリックして、プロジェクトをコンパイルします。