インテルのみ表示可能 — GUID: yip1647583071946
Ixiasoft
1. Nios® Vエンベデッド・プロセッサーについて
2. インテル® Quartus® Prime開発ソフトウェアおよびプラットフォーム・デザイナーを使用した Nios® Vプロセッサーのハードウェア・システム・デザイン
3. Nios® Vプロセッサー・ソフトウェアのシステムデザイン
4. Nios® Vプロセッサーのコンフィグレーションと起動ソリューション
5. Nios® Vプロセッサー - MicroC/TCP-IPスタックの使用
6. Nios® Vプロセッサーのデバッグ、検証、およびシミュレーション
7. Nios® Vプロセッサー - リモート・システム・アップデート
8. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックのアーカイブ
9. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックの改訂履歴
インテルのみ表示可能 — GUID: yip1647583071946
Ixiasoft
2.3.3. オンチップメモリーのコンフィグレーション - RAMまたはROM
Intel FPGA On-Chip Memory IPをRAMまたはROMとしてコンフィグレーションできます。
- RAMは読み出しおよび書き込み機能を提供し、揮発性を備えています。On-Chip RAMから Nios® Vプロセッサーを起動する場合、ランタイム時にリセットが発生した場合に起動コンテンツが保持され、破損しないことを確認する必要があります。
- Nios® VプロセッサーがROMから起動している場合、 Nios® Vプロセッサーのソフトウェア・バグがOn-Chip Memoryの内容を誤って上書きすることはありません。したがって、ブート・ソフトウェアが破損するリスクが軽減されます。