インテルのみ表示可能 — GUID: byf1630476185175
Ixiasoft
1. Nios® Vエンベデッド・プロセッサーについて
2. インテル® Quartus® Prime開発ソフトウェアおよびプラットフォーム・デザイナーを使用した Nios® Vプロセッサーのハードウェア・システム・デザイン
3. Nios® Vプロセッサー・ソフトウェアのシステムデザイン
4. Nios® Vプロセッサーのコンフィグレーションと起動ソリューション
5. Nios® Vプロセッサー - MicroC/TCP-IPスタックの使用
6. Nios® Vプロセッサーのデバッグ、検証、およびシミュレーション
7. Nios® Vプロセッサー - リモート・システム・アップデート
8. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックのアーカイブ
9. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックの改訂履歴
インテルのみ表示可能 — GUID: byf1630476185175
Ixiasoft
1.4.2.1.1. プラットフォーム・デザイナーにおける Nios® V/mプロセッサーのデザイン例の生成
プラットフォーム・デザイナーで Nios® V/mプロセッサーのデザイン例を生成するには、次の手順を実行します。
- インテル® Quartus® Prime開発ソフトウェアで、Tools ➤Platform Designerに移動します。
- プラットフォーム・デザイナーで、IP Variantを選択します。
- Quartus projectの場合、Noneを選択します。
- IP Variantダイアログボックスで、IPの任意の名前を指定します。
注: 後でIPを保存する必要はありません。
- Component typeでSelectをクリックします。
- IP Catalogが開きます。
- Nios V/m Processor Intel FPGA IPを検索します。
- IPデザインを作成します。
- Example Design : "Hello World Example Design"をクリックし、プロジェクト・フォルダーを選択します。プロジェクト・フォルダーを選択すると、.zip ファイルがコピーされます。
図 2. Nios® V/m Processor Intel® FPGA IPのIPパラメーター・エディター
- IP Parameter Editorを閉じます。Save changes?というプロンプトが表示されたら、Don’t Saveをクリックします。
- デザイン例をプロジェクト・フォルダーに解凍します。デザイン例ファイルと説明については、次の表を参照してください。
ファイル | 説明 |
---|---|
software/app | ソフトウェア・アプリケーションのソースコードを含むフォルダー。 |
create_qsys.tcl | デザイン例の .qsys ファイルを生成するTCLスクリプト。 |
readme.txt | デザイン例をビルドするための説明と手順。 |
toggle_issp.tcl | In-System Sources and Probes (ISSP) を介してデザインをリセットするTCLスクリプト。 |
top.qpf | デザイン例Quartus Project File (.qpf) ファイル。 |
top.qsf | デザイン例Quartus Setting File (.qsf) ファイル。 |
top.sdc | デザイン例 Synopsys* Design Constraints (.sdc) ファイル。 |
top.v | トップレベルのVerilogデザイン。 |