インテルのみ表示可能 — GUID: uhz1645762417774
Ixiasoft
1. Nios® Vエンベデッド・プロセッサーについて
2. インテル® Quartus® Prime開発ソフトウェアおよびプラットフォーム・デザイナーを使用した Nios® Vプロセッサーのハードウェア・システム・デザイン
3. Nios® Vプロセッサー・ソフトウェアのシステムデザイン
4. Nios® Vプロセッサーのコンフィグレーションと起動ソリューション
5. Nios® Vプロセッサー - MicroC/TCP-IPスタックの使用
6. Nios® Vプロセッサーのデバッグ、検証、およびシミュレーション
7. Nios® Vプロセッサー - リモート・システム・アップデート
8. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックのアーカイブ
9. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックの改訂履歴
インテルのみ表示可能 — GUID: uhz1645762417774
Ixiasoft
5.4.4. ハードウェア・デザイン・ファイル
デザイン例の機能は異なりますが、同様のハードウェア・デザインおよびBSP設定を共有しています。唯一の違いは、それぞれのNios Vアプリケーション・ソースコードにあることです。1つはSimple Socket Serverアプリケーション用で、もう1つはiPerf 2アプリケーション用です。
µC/TCP-IPデザイン例は、プラットフォーム・デザイナーを使用して開発されています。ハードウェアのファイルは、create_design.py Pythonスクリプトを使用して生成できます。デザイン例は次のもので構成されます。
- Nios® V Processor Intel FPGA IP
- On-Chip Memory II Intel FPGA IP for System Memory and Descriptor Memory
- JTAG UART Intel FPGA IP
- System ID Peripheral Intel FPGA IP
- Parallel I/O Intel FPGA IP (PIO)
- Modular Scatter-Gather DMA Intel FPGA IP (mSGDMA)
- Triple-Speed Ethernet Intel FPGA IP (TSE)
図 84. ハードウェアのブロック図
注:
- (1) 最初のnバイトは、mSGDMA記述子バッファー用に予約済みとなっています。ここでのnは、コンフィグレーションされたRXまたはTXバッファーが使用するバイト数です。アプリケーションは、このメモリー領域を使用してはなりません。
- (2) インターネットFIFOバッファーのないMACバリエーションの場合、送信および受信FIFOはMAC機能の外部にあります。
- (3) 1つのバッファータイプ (RXまたはTXバッファー) のみが記述子メモリーに常駐できます。