インテルのみ表示可能 — GUID: lvb1638498931167
Ixiasoft
1. Nios® Vエンベデッド・プロセッサーについて
2. インテル® Quartus® Prime開発ソフトウェアおよびプラットフォーム・デザイナーを使用した Nios® Vプロセッサーのハードウェア・システム・デザイン
3. Nios® Vプロセッサー・ソフトウェアのシステムデザイン
4. Nios® Vプロセッサーのコンフィグレーションと起動ソリューション
5. Nios® Vプロセッサー - MicroC/TCP-IPスタックの使用
6. Nios® Vプロセッサーのデバッグ、検証、およびシミュレーション
7. Nios® Vプロセッサー - リモート・システム・アップデート
8. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックのアーカイブ
9. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックの改訂履歴
インテルのみ表示可能 — GUID: lvb1638498931167
Ixiasoft
4.6.1. OCRAMからのNios Vプロセッサー・アプリケーションのインプレースでの実行
オンチップメモリーは、FPGAコンフィグレーション中にNios Vアプリケーション・イメージからのデータで初期化されます。このデータは、FPGAコンフィグレーション・ビットストリームに組み込まれています。このプロセスではブートコピアーが不要になります。これは、Nios Vアプリケーションがシステムリセット時にすでに配置されているためです。
図 72. FPGAデバイスがQSPIフラッシュからコンフィグレーションされている場合におけるOCRAMからのNios Vアプリケーションのインプレースでの実行
図 73. デザイン、コンフィグレーション、および起動フロー