インテルのみ表示可能 — GUID: mta1416525108580
Ixiasoft
インテルのみ表示可能 — GUID: mta1416525108580
Ixiasoft
2.9.1.5. TX データ・ビットスリップ
TX ビットスリップ・バスで指定する値がビット数になります。最小のスリップは1 UI です。最大ビットスリップ数はFPGA ファブリック-トランシーバー・インターフェイス幅から1 を引いた値です。たとえば、FPGA ファブリック-トランシーバー・インターフェイス幅が64 ビットであれば、ビットスリップ・ロジックは最大63 ビットをスリップできます。各チャネルは、スリップするビット数を決定するための6 ビットを有します。TX ビットスリップ・バスはレベル・センシティブ・ポートであり、TX シリアルデータはTX ビットスリップ・ポートのアサインメントにより静的にビットスリップされます。各TX チャネルに属するTX ビットスリップ・アサインメントがあり、ビットスリップの量は他のTX チャネルと関連します。TX ビットスリップ・ポートを適切な値でアサインメントすることにより、レーン間のスキューを改善できます。
以下の図に、tx_serial_data[0] を1 UI スリップした効果によるtx_serial_data[1] のスキューの削減を示します。このビットスリップ後に、tx_serial_data[0] とtx_serial_data[1] がアライメントしています。