インテルのみ表示可能 — GUID: nik1398707141740
Ixiasoft
インテルのみ表示可能 — GUID: nik1398707141740
Ixiasoft
5.2.2.6.1. PRBS チェッカー
Arria 10 擬似ランダム・ビットストリーム (PRBS) チェッカーを使用して、プロトコルスタックの上位層を開発または完全に実装することなく、高速リンクを容易に特性評価することが可能です。Arria 10 のPRBS チェッカーは、標準データパスとエンハンスト・データパス間でハード化された共有ブロックです。この機能の使用には、1 組の制御信号と制御レジスターのみが利用可能です。
PRBS チェッカーブロックを使用して、PRBS ジェネレーターによって生成されるパターンを検証することが可能です。PRBS チェッカーは、10 ビットと64 ビットの2 種類の幅のPCS-PMA インターフェイスにコンフィグレーションが可能です。10 ビットおよび64 ビットPCS-PMA 幅では、PRBS9 が使用可能です。他のPRBS パターンは、64 ビットPCS-PMA 幅でのみ使用可能です。PRBS チェッカーパターンは、PCS-PMA インターフェイス幅が10 ビットあるいは64 ビットでコンフィグレーションされている場合にのみ使用することができます。
擬似ランダム・ビットストリーム (PRBS) ブロックは、PRBS ジェネレーターによって生成されるパターンを検証します。ベリファイアーは64 ビットのPCS-PMA インターフェイスをサポートします。PRBS7 は64 ビット幅のみをサポートします。また、PRBS9 は10 ビットのPMA データ幅をサポートし、より低いデータレートでのテストを可能にします。
PRBS パターン | 10 ビットPCS-PMA 幅 | 64 ビットPCS-PMA 幅 |
---|---|---|
PRBS7: x7 + x6 + 1 | 使用可 |
|
PRBS9: x9 + x5 + 1 |
使用可 |
使用可 |
PRBS15: x15 + x14 + 1 |
使用可 |
|
PRBS23: x23 + x18 + 1 |
使用可 |
|
PRBS31: x31 + x28 + 1 |
使用可 |
PRBS チェッカーは、FPGA ファブリックに使用可能な以下のコントロール信号とステータス信号を有します。
- rx_prbs_done:PRBS シーケンスが完全な1 サイクルを完了したことを示します。この信号はrx_prbs_err_clr とともにリセットするまでHigh のままです。
- rx_prbs_err:エラーが発生した場合、High になります。この信号は、RX FPGA CLK ドメインでキャプチャーできるようパルス拡張されます。
- rx_prbs_err_clr:rx_prbs_err 信号をリセットするために使用します。
PRBS チェッカー・コントロールおよびステータスポートは、Quartus Prime ソフトウェアのネイティブPHY IP パラメーター・エディターを使用してイネーブルします。