インテルのみ表示可能 — GUID: nik1398706990522
Ixiasoft
インテルのみ表示可能 — GUID: nik1398706990522
Ixiasoft
2.9.2.7. Basic (Single Width) モードでのレートマッチFIFO
- RX rate match FIFO mode リストでbasic (single width) を選択します。
- 以下に示すパラメーターに値を入力します。
パラメーター 値 説明 RX rate match insert / delete +ve pattern (hex) 20 ビットのデータを16 進数の文字列で記述 最初の10 ビットはスキップパターンに対応し、最後の10 ビットはコントロール・パターンに対応します。スキップパターンのディスパリティーは中立である必要があります。 RX rate match insert / delete -ve pattern (hex) 20 ビットのデータを16 進数の文字列で記述 最初の10 ビットはスキップパターンに対応し、最後の10 ビットはコントロール・パターンに対応します。スキップパターンのディスパリティーは中立である必要があります。 ve (電圧エンコード) はNRZ_L 条件であり、+ve が0 をエンコードし、–ve が1 をエンコードします。ve は、特にレートマッチャで使用されるランニング・ディスパリティー (+/–RD) です。リカバリークロックとローカルクロックのppm 差 (プロトコルにより定義される) に応じてレートマッチャは最大4 のskip パターン (中立ディスパリティー) を挿入または削除します。コントロール・ワードが交互に正と負のディスパリティーになるので、SKIP ワードの挿入または削除の後にも最終的には中立性が保たれます。
以下の図で、最初のスキップクラスターは、/K28.5/ コントロール・パターンとそれに続く2 つの/K28.0/ スキップパターンを有しています。2 番目のスキップクラスターは、/K28.5/ コントロール・パターンとそれに続く4 つの/K28.0/ スキップパターンを有しています。レートマッチFIFO は、最初のスキップクラスターから/K28.0/ スキップパターンを1 つだけ削除し、削除後のクラスターに少なくとも1 つのスキップパターンが残るようにします。合計で3 つのスキップパターン削除する必要があるので、2 番目のクラスターから2 つのスキップパターンを削除します。
レートマッチFIFO はクラスターに最大で4 つまでのスキップパターンを挿入できますが、これは挿入後のクラスターでスキップパターンが5 つを超えない場合に限ります。
図 142. 3 つのスキップパターンの削除が必要とされるレートマッチFIFO 削除
以下の図で、/K28.5/ はコントロール・パターンであり、中立ディスパリティーの/K28.0/ はスキップパターンです。最初のスキップクラスターは、/K28.5/ コントロール・パターンとそれに続く3 つの/K28.0/ スキップパターンを有しています。2 番目のスキップクラスターは、/K28.5/ コントロール・パターンとそれに続く1 つの/K28.0/ スキップパターンを有しています。レートマッチFIFO は、最初のスキップクラスターに/K28.0/ スキップパターンを2 つだけ追加し、追加後のクラスターのスキップパターンが最大でも5 つ以下に保たれるようにします。合計で3 つのスキップパターンを挿入する要件を満たすために、2 番目のクラスターにスキップパターンを2 つ挿入します。
図 143. 3 つのスキップパターンの挿入が必要とされるレートマッチFIFO 挿入
以下の図に、アップストリームのトランスミッタ・リファレンス・クロック周波数がローカル・レシーバー・リファレンス・クロック周波数よりも大きい場合のD5 の削除を示します。削除が行われる際に、rx_std_rmfifo_full が1 パラレル・クロックサイクルの間アサートされます。
図 144. D5 の受信後にフルになったレートマッチFIFO
以下の図に、ローカル・レシーバー・リファレンス・クロック周波数がアップストリームのトランスミッタ・リファレンス・クロック周波数よりも大きい場合のスキップシンボルの挿入を示します。挿入が行われる際に、rx_std_rmfifo_empty が1 パラレル・クロックサイクルの間アサートされます。
図 145. D3 の受信後に空になったレートマッチFIFO