インテルのみ表示可能 — GUID: nik1398707191068
Ixiasoft
インテルのみ表示可能 — GUID: nik1398707191068
Ixiasoft
6.13. ポートとパラメーター
IP コアのパラメーター化を実行する際、Share reconfiguration interface をオンにすると、すべてのチャネル間でリコンフィグレーション・インターフェイスが共有できるようになります。このオプションをイネーブルにすると、IP コアはすべてのチャネルのダイナミック・リコンフィグレーションに単一のリコンフィグレーション・インターフェイスを提供します。アドレスビット[9:0]は、選択したチャネルのリコンフィグレーション・スペースにレジスターアドレスを提供します。残りのリコンフィグレーション・アドレスのアドレスビットは、選択した論理チャネルを指定します。たとえば、ネイティブPHY IP インスタンスに4 つのチャネルが存在する場合、reconfig_address[9:0]はアドレスを指定し、reconfig_address[11:10]は4 つのチャネルを指定するために2 進数でエンコードされます。具体的には、reconfig_address[11:10]の2'b01 が論理チャネル1 を指定します。
次の表に、Native PHY IP コアが4 つのチャネルに対しコンフィグレーションされ、Share reconfiguration interface オプションがイネーブルされている場合に利用可能な信号をリストします。
ポート名 | 入力/出力 | クロックドメイン | 説明 |
---|---|---|---|
reconfig_clk | 入力 | N/A | Avalon クロック。クロック周波数は100~125 MHz です。 |
reconfig_reset | 入力 | reconfig_clk | Avalon インターフェイスをリセットするために使用されます。アサーションに非同期であり、デアサーションには同期です。 |
reconfig_write | 入力 | reconfig_clk | 書き込みイネーブル信号。信号はアクティブHigh です。 |
reconfig_read | 入力 | reconfig_clk | 読み出しイネーブル信号。信号はアクティブHigh です。 |
reconfig_address[log2<N>+9:0] | 入力 | reconfig_clk | アドレスバス。下位10 ビットはアドレスを指定し、上位ビットはチャネルを指定します。 |
reconfig_writedata[31:0] | 入力 | reconfig_clk | 32 ビット・データ書き込みバス。データはreconfig_address で示されるアドレスに書き込まれます。 |
reconfig_readdata[31:0] | 出力 | reconfig_clk | 32 ビット・データ読み出しバス。読み出し動作後に有効なデータがこのバスに配置されます。信号は、reconfig_waitrequest がHigh になり、Low になった後で有効になります。 |
reconfig_waitrequest | 出力 | reconfig_clk | Avalon インターフェイスがビジー状態であることを示す1 ビットの信号です。インターフェイスがリード/ライト転送を開始する準備が整うまで、Avalon コマンドがアサートされた状態を保持してください。この信号のビヘイビアは、Separate reconfig_waitrequest from the status of AVMM arbitration with PreSICE 機能のイネーブル/ディスエーブルによって異なります。詳細は、アービトレーションの項を参照してください。 |
Share reconfiguration interface がオフの場合、Native PHY IP はそれぞれのチャネルに対し独立したリコンフィグレーション・インターフェイスを提供します。たとえば、4 つのチャネルを持つNative PHY IP インスタンスでリコンフィグレーション・インターフェイスが共有されていない場合、reconfig_address[9:0]は論理チャネル0 のリコンフィグレーション・アドレスバスに相当し、reconfig_address[19:10]は論理チャネル1 のリコンフィグレーション・アドレスバスに相当し、reconfig_address[29:20]は論理チャネル2 のリコンフィグレーション・アドレスバスに相当し、そしてreconfig_address[39:30]は論理チャネル3 のリコンフィグレーション・アドレスバスに相当します。
次の表に、ネイティブPHY が4 つのチャネルに対しコンフィグレーションされ、Share reconfiguration interface オプションがイネーブルされていない場合に利用可能な信号をリストします。
ポート名 | 入力/出力 | クロックドメイン | 説明 |
---|---|---|---|
reconfig_clk[N-1:0] | 入力 | N/A | 各チェネルへのAvalon クロック。クロック周波数は100~125 MHz です。 |
reconfig_reset[N-1:0] | 入力 | reconfig_clk | 各チャネルのAvalon インターフェイスをリセットします。アサーションに非同期であり、デアサーションには同期です。 |
reconfig_write[N-1:0] | 入力 | reconfig_clk | 各チャネルへの書き込みイネーブル信号。信号はアクティブHigh です。 |
reconfig_read[N-1:0] | 入力 | reconfig_clk | 各チャネルへの読み出しイネーブル信号。信号はアクティブHigh です。 |
reconfig_address[N*10-1:0] | 入力 | reconfig_clk | 各チャネルの10 ビット・アドレスバスです。 |
reconfig_writedata[N*32-1:0] | 入力 | reconfig_clk | 各チャネルへの32 ビット・データ書き込みバス。データはreconfig_address の対応するアドレスフィールドに示されるアドレスへ書き込まれます。 |
reconfig_readdata[N*32-1:0] | 出力 | reconfig_clk | 各チャネルへの32 ビット・データ読み出しバス。有効なデータは読み出し動作後にこのバスに配置されます。信号は、waitrequest がHigh、そしてLow になった後に有効になります。 |
reconfig_waitrequest[N-1:0] | 出力 | reconfig_clk | Avalon インターフェイスがビジー状態であることを示す各チャネルの1 ビットの信号です。インターフェイスがリード/ライト転送を開始する準備が整うまで、Avalon コマンドがアサートされた状態を保持してください。この信号のビヘイビアは、Separate reconfig_waitrequest from the status of AVMM arbitration with PreSICE 機能のイネーブル/ディスエーブルによって異なります。詳細は、アービトレーションの項を参照してください。 |
パラメーター | 値 | 説明 |
---|---|---|
Enable dynamic reconfiguration | On / Off | ネイティブPHY およびTX PLL IP パラメーター・エディターで利用可能です。リコンフィグレーション・インターフェイスを有効にします。デフォルトではオフにされています。このオプションを有効にすると、リコンフィグレーション・インターフェイスが公開されます。 |
Share reconfiguration interface | On / Off | ネイティブPHY IP パラメーター・エディターでのみ利用可能です。1 つのリコンフィグレーション・インターフェイスで、すべてのチャネルを制御することが可能になります。デフォルトではオフにされています。有効にすると、reconfig_address の最上位ビットがアクティブチャネルを識別します。下位10 ビットはリコンフィグレーション・アドレスを指定します。バイナリーエンコードは、アクティブチャネルを識別するために使用します (トランシーバー・ネイティブPHY でのみ使用可能)。ネイティブPHY が複数のチャネルでコンフィグレーションされている場合は、このオプションを有効にします。 |
Enable Altera Debug Master Endpoint | On / Off | ネイティブPHY およびTX PLL IP パラメーター・エディターで利用可能です。このオプションを有効にすると、ADME (Altera Debug Master Endpoint) はインスタンス化され、ネイティブPHY のAvalon-MM インターフェイスへアクセスできるようになります。ADME を備えたシステムコンソールを使用して、特定の検証機能やデバッグ機能にアクセスすることができます。ADME についての詳細は、エンベデッド・デバッグ機能の項を参照してください。 |
Separate reconfig_waitrequest from the status of AVMM arbitration with PreSICE | On / Off | このパラメーターをイネーブルにすると、reconfig_waitrequest ではPreSICE を備えたAVMM アービトレーションのステータスが非表示となります。AVMM アービトレーション・ステータスは、ソフト・ステータス・レジスタービットに反映されます。この機能を使用するには、Optional Reconfiguration Logic のEnable control and status registers 機能をイネーブルする必要があります。この機能についての詳細は、アービトレーションの項を参照してください。キャリブレーションについての詳細は、キャリブレーションの章を参照してください。 |
Enable capability registers | On / Off | ネイティブPHY およびTX PLL IP パラメーター・エディターで利用可能なパラメーターで、ケーパビリティー・レジスターをイネーブルします。ケーパビリティー・レジスターは、トランシーバー・チャネルおよびPLL コンフィグレーションに関する上位レベルの情報を提供します。 |
Set user-defined IP identifier | ユーザー指定 | ネイティブPHY およびTX PLL IP パラメーター・エディターで利用可能です。ケーパビリティー・レジスターがイネーブルされるとuser_identifier オフセットから読み出される、ユーザー定義の数値による識別子を設定します。 |
Enable control and status registers | On / Off | ネイティブPHY およびTX PLL IP パラメーター・エディターで利用可能です。ADME あるいはリコンフィグレーション・インターフェイスを介して、PHY/PLL インターフェイスでステータス信号を読み出し、コントロール信号を書き込むためのソフトレジスターを有効にします。 |
Enable PRBS soft accumulators | On / Off | ネイティブPHY IP パラメーター・エディターでのみ利用可能です。ハードPRBS ジェネレーターおよびチェッカーを使用している際に、PRBS ビットおよびエラーの累積を実行するためのソフトロジックを有効にします。 |
Configuration file prefix | ユーザー指定 | ネイティブPHY およびTX PLL IP パラメーター・エディターで利用可能です。コンフィグレーション・ファイルの生成に使用するファイル・プリフィックスを指定します。ネイティブPHY およびPLL の各バリアントのコンフィグレーション・ファイルに固有のプリフィックスを使用します。 |
Generate SystemVerilog package file | On / Off | ネイティブPHY およびTX PLL IP パラメーター・エディターで利用可能です。SystemVerilog パッケージファイルを作成します。SystemVerilog パッケージファイルには、すべてのリコンフィグレーション・アドレスの現在のコンフィグレーション・データ値が含まれます。デフォルトではディスエーブルされています。 |
Generate C header file | On / Off | ネイティブPHY およびTX PLL IP パラメーター・エディターで利用可能です。すべてのリコンフィグレーション・アドレスの現在のコンフィグレーション・データ値が含まれるC ヘッダーファイルを作成します。デフォルトではディスエーブルされています。 |
Generate MIF (Memory Initialize File) | On / Off | ネイティブPHY およびTX PLL IP パラメーター・エディターで利用可能です。すべてのリコンフィグレーション・アドレスの現在のコンフィグレーション・データ値が含まれるmif ファイルを作成します。デフォルトではディスエーブルされています。 |
Include PMA Analog settings in the configuration files | On / Off | ネイティブPHY IP パラメーター・エディターでのみ利用可能です。このパラメーターがイネーブルされると、PMA へのアナログ設定のコンフィグレーションがIP で可能となります。この設定は、生成したコンフィグレーション・ファイルに含まれます。
注: ネイティブPHY IP パラメーター・エディターでこのオプションをイネーブルしている場合でも、スタティック・デザインをコンパイルする際にはアナログ設定に対し、QSF アサインメントを指定する必要があります。ネイティブPHY IP パラメーター・エディターで選択したアナログ設定は、このような設定やこれらに依存する設定を選択したコンフィグレーション・ファイルに含める場合にのみ使用されます。アナログ設定のQSF アサインメントに関する詳細については、アナログ・パラメーター設定の章を参照してください。
|
Enable multiple reconfiguration profiles | On / Off | ネイティブPHY およびATX PLL IP パラメーター・エディターでのみ利用可能です。複数のコンフィグレーションを保存するには、Parameter Editor を使用します。各プロファイルへのパラメーター設定はParameter Editor 内で一覧できます。 |
Enable embedded reconfiguration Streamer | On / Off | ネイティブPHY およびATX PLL IP パラメーター・エディターでのみ利用可能です。ネイティブPHY/ATX PLL IP コアへリコンフィグレーション・ストリーマーを埋め込み、複数の定義済みコンフィグレーション・プロファイル間でのダイナミック・リコンフィグレーション・プロセスを自動化します。 |
Generate reduced reconfiguration files | On / Off | ネイティブPHY およびATX PLL IP パラメーター・エディターでのみ利用可能です。プロファイル間で異なる属性のみを含むリコンフィグレーション・ファイルを生成するようネイティブPHY/ATX PLL IP コアをイネーブルします。 |
Number of reconfiguration profiles | 1 ~ 8 | ネイティブPHY およびATX PLL IP パラメーター・エディターでのみ利用可能です。複数のリコンフィグレーション・プロファイルをイネーブルした場合にサポートするリコンフィグレーション・プロファイルの数を指定します。 |
Selected reconfiguration profile | 0 ~ 7 | ネイティブPHY およびATX PLL IP パラメーター・エディターでのみ利用可能です。Store profile をクリックすると、保存するリコンフィグレーション・プロファイルを選択します。 |
Store configuration to selected profile | N/A | ネイティブPHY およびATX PLL IP パラメーター・エディターでのみ利用可能です。Selected reconfiguration profile パラメーターで指定されたプロファイルに現在のネイティブPHY とATX PLL パラメーター設定を保存します。 |
Load configuration from selected profile | N/A | ネイティブPHY およびATX PLL IP パラメーター・エディターでのみ利用可能です。Selected reconfiguration profile パラメーターによって指定された保存済みのプロファイルからパラメーター設定で現在のネイティブPHY/ATX PLL IP をロードします。 |
Clear selected profile | N/A | ネイティブPHY およびATX PLL IP パラメーター・エディターでのみ利用可能です。Selected reconfiguration profile パラメーターで指定したプロファイルへ保存したネイティブPHY/ATX PLL IP パラメーター設定を消去します。空となったプロファイルは、ネイティブPHY/ATX PLL における現行のパラメーター設定のデフォルトとなります。言い換えれば、空のプロファイルはネイティブPHY/ATX PLL の現行のパラメーター設定を反映します。 |
Clear all profiles | N/A | ネイティブPHY およびATX PLL IP パラメーター・エディターでのみ利用可能です。すべてのプロファイルに対しネイティブPHY/ATX PLL IP パラメーター設定を消去します。 |
Refresh selected_profile | N/A | ネイティブPHY およびATX PLL IP パラメーター・エディターでのみ利用可能です。Load configuration from selected profile、そしてStore configuration to selected profile ボタンの順でのクリックに相当します。この動作を行うことで、Selected reconfiguration profile パラメーターによって指定された保存済みのプロファイルからパラメーター設定をロードし、そのパラメーターをプロファイルに保存します。 |
パラメーター | 値 | 説明 |
---|---|---|
TX Analog PMA Settings | ||
Analog Mode (Load Intel-recommended Default settings) | cei_11100_lr~xfp_9950 | TX ピンスイング設定 (VOD、プリエンファシス、およびスルーレート) を事前に選択するAnalog Protocol モードを選択します。Prameter Editor に事前に選択した値をロードした後、ひとつ、あるいは複数のTX ピンスイング設定を個別に変更する必要がある場合、このオプションをイネーブルしてインテルが推奨するデフォルト設定を上書きしそれぞれの設定を修正します。アナログ設定についてのQSF アサインメントの詳細は、アナログ・パラメーター設定の章を参照してください。 |
Override Intel-recommended Analog Mode Default settings | On / Off | ひとつ、あるいは複数のTX アナログ・パラメーターに対し、選択したTX Analog Mode に向けたインテルが推奨する設定を上書きするオプションをイネーブルします。 |
Output Swing Level (VOD) | 0 ~ 31 | トランスミッタのプログラマブル出力差動電圧振幅を選択します。 |
Pre-Emphasis First Pre-Tap Polarity | Fir_pre_1t_neg、Fir_pre_1t_pos | プリエンファシス向けに最初のプリタップの極性を選択します。 |
Pre-Emphasis First Pre-Tap Magnitude | 0 ~ 16 | プリエンファシス向けに最初のプリタップの振幅を選択します。 |
Pre-Emphasis Second Pre-Tap Polarity | Fir_pre_2t_neg、Fir_pre_2t_pos | プリエンファシス向けに2 番目のプリタップの極性を選択します。 |
Pre-Emphasis Second Pre-Tap Magnitude | 0 ~ 7 | プリエンファシス向けに2 番目のプリタップの振幅を選択します。 |
Pre-Emphasis First Post-Tap Polarity | Fir_post_1t_neg、Fir_post_1t_pos | プリエンファシス向けに最初のポストタップの極性を選択します。 |
Pre-Emphasis First Post-Tap Magnitude | 0 ~ 25 | プリエンファシス向けに最初のポストタップの振幅を選択します。 |
Pre-Emphasis Second Post-Tap Polarity | Fir_post_2t_neg、Fir_post_2t_pos | プリエンファシス向けに2 番目のポストタップの極性を選択します。 |
Pre-Emphasis Second Post-Tap Magnitude | 0 ~ 12 | プリエンファシス向けに2 番目のポストタップの振幅を選択します。 |
Slew Rate Control | slew_r0~slew_r5 | TX 出力信号のスルーレートを選択します。最も低い速度から最高速までの範囲の値が選択可能です。 |
High-Speed Compensation | Enable / Disable | 電源分配ネットワーク (PDN) が引き起こすシンボル間干渉(ISI) の補償を、TX ドライバー内でイネーブルします。イネーブルすると、PDN が引き起こすISI ジッターは減少しますが、消費電力量が増加します。 |
On-Chip termination | r_r1、r_r2 | オンチップTX 差動終端を選択します。 |
RX Analog PMA settings | ||
Override Intel-recommended Default settings | On / Off | 1 つ、あるいは複数のRX アナログ・パラメーターに対し、インテルが推奨する設定を上書きするオプションをイネーブルします。アナログ設定についてのQSF アサインメントの詳細は、アナログ・パラメーター設定の章を参照してください。 |
CTLE (Continuous Time Linear Equalizer) mode | non_s1_mode、s1_mode | 連続時間リニア・イコライザー (CTLE) に、RX 高ゲインモード (non_s1_mode) またはRX 高データレート・モード (s1_mode) のいずれかを選択します。 |
DC gain control of High gain mode CTLE | no_dc_gain~stg4_gain7 | 高ゲインモードでの連続時間リニア・イコライザー (CTLE) のDC ゲインを選択します。 |
AC Gain Control of High Gain Mode CTLE | radp_ctle_acgain_4s_0~radp_ctle_acgain_4s_28 | 連続時間リニア・イコライザー (CTLE) がマニュアルモードの際の高ゲインモードでのCTLE のAC ゲインを選択します。 |
AC Gain Control of High Data Rate Mode CTLE | radp_ctle_eqz_1s_sel_0~radp_ctle_eqz_1s_sel_15 | 連続時間リニア・イコライザー (CTLE) がマニュアルモードの際の高データレート・モードでのCTLE のAC ゲインを選択します。 |
Variable Gain Amplifier (VGA) Voltage Swing Select | radp_vga_sel_0~radp_vga_sel_7 | CTLE ブロックおよびDFE ブロックの両方がマニュアルモードの際の、可変ゲインアンプ (VGA) 出力電圧振幅を選択します。 |
Decision Feedback Equalizer (DFE) Fixed Tap 1 Coefficient | radp_DFE_fxtap1_0~radp_DFE_fxtap1_127 | マニュアルモードで動作している場合、デシジョン・フィードバック・イコライザー (DFE) の固定タップ1 の係数を選択します。 |
Decision Feedback Equalizer (DFE) Fixed Tap 2 Coefficient | radp_dfe_fxtap2_0~radp_dfe_fxtap2_127 | マニュアルモードで動作している場合、デシジョン・フィードバック・イコライザー (DFE) の固定タップ2 の係数を選択します。 |
Decision Feedback Equalizer (DFE) Fixed Tap 3 Coefficient | radp_dfe_fxtap3_0~radp_dfe_fxtap3_127 | マニュアルモードで動作している場合、デシジョン・フィードバック・イコライザー (DFE) の固定タップ3 の係数を選択します。 |
Decision Feedback Equalizer (DFE) Fixed Tap 4 Coefficient | radp_dfe_fxtap4_0~radp_dfe_fxtap4_63 | マニュアルモードで動作している場合、デシジョン・フィードバック・イコライザー (DFE) の固定タップ4 の係数を選択します。 |
Decision Feedback Equalizer (DFE) Fixed Tap 5 Coefficient | radp_dfe_fxtap5_0~radp_dfe_fxtap5_63 | マニュアルモードで動作している場合、デシジョン・フィードバック・イコライザー (DFE) の固定タップ5 の係数を選択します。 |
Decision Feedback Equalizer (DFE) Fixed Tap 6 Coefficient | radp_dfe_fxtap6_0~radp_dfe_fxtap6_31 | マニュアルモードで動作している場合、デシジョン・フィードバック・イコライザー (DFE) の固定タップ6 の係数を選択します。 |
Decision Feedback Equalizer (DFE) Fixed Tap 7 Coefficient | radp_dfe_fxtap7_0~radp_dfe_fxtap7_31 | マニュアルモードで動作している場合、デシジョン・フィードバック・イコライザー (DFE) の固定タップ7 の係数を選択します。 |
Decision Feedback Equalizer (DFE) Fixed Tap 8 Coefficient | radp_dfe_fxtap8_0~radp_dfe_fxtap8_31 | マニュアルモードで動作している場合、デシジョン・フィードバック・イコライザー (DFE) の固定タップ8 の係数を選択します。 |
Decision Feedback Equalizer (DFE) Fixed Tap 9 Coefficient | radp_dfe_fxtap9_0~radp_dfe_fxtap9_31 | マニュアルモードで動作している場合、デシジョン・フィードバック・イコライザー (DFE) の固定タップ9 の係数を選択します。 |
Decision Feedback Equalizer (DFE) Fixed Tap 10 Coefficient | radp_dfe_fxtap10_0~radp_dfe_fxtap10_31 | マニュアルモードで動作している場合、デシジョン・フィードバック・イコライザー (DFE) の固定タップ10 の係数を選択します。 |
Decision Feedback Equalizer (DFE) Fixed Tap 11 Coefficient | radp_dfe_fxtap11_0~radp_dfe_fxtap11_31 | マニュアルモードで動作している場合、デシジョン・フィードバック・イコライザー (DFE) の固定タップ11 の係数を選択します。 |
On-Chip termination | r_ext0、r_r1、r_r2 | オンチップRX 差動終端を選択します。 |