インテルのみ表示可能 — GUID: nik1398706884834
Ixiasoft
インテルのみ表示可能 — GUID: nik1398706884834
Ixiasoft
2.6.3.3. 10GBASE-KR の機能の説明
以下の図に、10GBASE-KR PHY IP コア内部のサポート・コンポーネントを示します。
10GBASE-KR PHY IP コアには以下のコンポーネントが含まれます。
標準およびエンハンストPCS データパス
ネイティブPHY 内のエンハンストPCS とPMA は10GBASE-R PHY としてコンフィグレーションされます。これらのブロックが1G、10G プロトコルおよびFEC をサポートする方法について詳しくは、標準PCS およびエンハンストPCS のアーキテクチャーの章を参照してください。
オート・ネゴシエーション、IEEE 802.3 の73 項
オート・ネゴシエーション (AN) は、両サイドのリンクパートナーのリンク・トレーニング開始のタイミングを同期させるために必要とされます。これにより、リンク・トレーニングを要求される時間枠である500 ms 以内に実効的に完了することができます。
リンク・トレーニング (LT) 、IEEE 802.3 の72 項
Arria 10 デバイスは、IEEE 802.3 の72 項の標準的トレーニング手順に準拠したリンク・トレーニングのソフトIP を有しています。このIP は以下を含みます。
- 通常の64b/66b frame_lock とは異なるトレーニング・フレーム・ロック
- トレーニング・フレームの生成
- コントロール・チャネルのコーデック
- ローカルデバイス (LD) 係数の更新
- リンクパートナー (LP) 係数の生成
リコンフィグレーション・ブロック
リコンフィグレーション・ブロックは、PCS とPMA どちらのリコンフィグレーションに対してもPHY へのAvalon-MM の書き込みを処理します。Avalon-MM マスターはPMA またはPCS コントローラーからの要求を受け取ります。Avalon-MM インターフェイスでのRead-Modify-Write またはWrite コマンドを処理します。PCS コントローラーはシーケンサーからのレート変換要求を受信し、PMA およびPCS への一連のRead-Modify-Write またはWrite コマンドに変換します。
8 つのコンパイルタイムのコンフィグレーション・モードがサポートされています。この8 つのコンフィグレーション・モードとは、322 MHz のリファレンス・クロックを使用する4 つのモードと、644 MHz のリファレンス・クロックを使用する4 つのモードです。4 つのモードは、それぞれFEC サブレイヤon またはoff のすべての組み合わせにより構成されています。