インテル® Arria® 10 トランシーバーPHY ユーザーガイド

ID 683617
日付 4/20/2017
Public
ドキュメント目次

1.1.5. Arria® 10 SX デバイスのパッケージの詳細

以下の表に Arria® 10 SX デバイスの、パッケージサイズ、使用可能なトランシーバー・チャネルおよびPCI Express* ハードIP ブロックを示します。
表 5.  トランシーバーとハードIP ブロックがデバイスの左側の外周部に配置されたSX デバイスのパッケージの詳細
  • U19 パッケージは19mm x 19mm の484 ピン・パッケージです。
  • U27 パッケージは27mm x 27mm の672 ピン・パッケージです。
  • U29 パッケージは29mm x 29mm の780 ピン・パッケージです。
  • F34、F35 パッケージは35mm x 35mm の1152 ピン・パッケージです。
  • F40 パッケージは40 mm x 40 mm の1517 ピン・パッケージです。K は36 のトランシーバー・チャネルを有し、N は48 のトランシーバー・チャネルを有します。
デバイス U19 F27 F29 F34 F35 K F40 N F40
  トランシーバー数、PCIe* ハードIP ブロック数
SX 016 6、1 12、1 12、1        
SX 022 6、1 12、1 12、1        
SX 027   12、1 12、1 24、2 24、2    
SX 032   12、1 12、1 24、2 24、2    
SX 048     12、1 24、2 36、2    
SX 057       24、2 36、2 36、2 48、2
SX 066       24、2 36、2 36、2 48、2