インテルのみ表示可能 — GUID: sam1439903745039
Ixiasoft
3. Stratix 10 デバイスの高速 LVDS I/O デザインの考慮事項
インテル® Stratix 10® デバイスで SERDES 回路を使用する LVDS インターフェイスをデザインする際は、この項のデザインの考慮事項に従って行います。他に記載がない限り、これらのガイドラインはデバイスファミリーのすべてのバリエーションに適用されます。
インテルのみ表示可能 — GUID: sam1439903745039
Ixiasoft