インテルのみ表示可能 — GUID: sam1447676575843
Ixiasoft
4.4.2. LVDS SERDES IPコアのシミュレーション・デザイン例
シミュレーションのデザイン例では、LVDS SERDES IPコアのパラメーター設定を使用し、合成不可能なシミュレーション・ドライバーに接続されるIPインスタンスを構築します。
デザイン例を使用すると、使用するシミュレーターに応じて、単一のコマンドを使用してシミュレーションを実行することができます。シミュレーションは、LVDS SERDES IPコアの使用方法を表します。
注: 合成不可能なシミュレーション・ドライバーは、トランスミッター・モードまたはレシーバーモードで動作します。ただし、レシーバーモードで機能する場合はいずれも、ドライバーにはビットスリップが必要です。
図 37. LVDS SERDES IPコアのシミュレーション
デザイン例の生成と使用
Verilogシミュレーターに向けてソースファイルからシミュレーションのデザイン例を生成するには、次のコマンドをデザイン例のディレクトリーで実行します。
quartus_sh -t make_sim_design.tcl VERILOGVHDLシミュレーターに向けてソースファイルからシミュレーションのデザイン例を生成するには、次のコマンドをデザイン例のディレクトリーで実行します。
quartus_sh -t make_sim_design.tcl VHDLTCLスクリプトは、サポートされている各シミュレーション・ツールに対して1つずつ、サブディレクトリーを含むsimディレクトリーを作成します。各シミュレーション・ツールのスクリプトは、対応するディレクトリーにあります。