インテルのみ表示可能 — GUID: sam1412833667441
Ixiasoft
4.3.3. 外部 PLL モードのタイミング解析
PLL Settings タブでUse external PLLパラメーターをイネーブルすると、IP 生成は PLL の入出力のクロック設定を作成しません。PLL のクロック設定が正しいことを確認する必要があります。
SERDES制約の一部はPLLクロックから派生しています。したがって、外部PLLクロック設定は、 LVDS SERDES IPコアクロック設定プロジェクトの.qsfファイルに、 IOPLL IPコアの.qipが次の行のLVDS SERDES Ipコアの.qipの前に表示されます。.qipの前に表示されます。