インテルのみ表示可能 — GUID: sam1403482552519
Ixiasoft
3.2.1. 差動データ方向
外部クロックと着信データの間には一定の関係があります。1 Gbps及び 10 のシリアライゼーション・ファクターでの動作では、外部クロックは 10 で逓倍されます。PLL のフェーズ・アライメントは、各データビットのサンプリング・ウィンドウと一致するよう設定することができます。データは逓倍されたクロックの立ち下がりエッジでサンプリングされます。
図 24. インテル® Quartus® Prime開発ソフトウェアにおけるビット方向次の図は、x10 モードのデータビット方向を表しています。