インテルのみ表示可能 — GUID: sam1447676423559
Ixiasoft
4.4.1. LVDS SERDES IPコアの合成可能な インテル® Quartus® Primeデザイン例
デザイン例は、IPコアのパラメーター・エディターでコンフィグレーションしたパラメーターの設定を使用します。
- トランスミッターまたはレシーバーを備える基本的なLVDS SERDES IPコアシステム
- トランスミッターまたはレシーバーを備える二重LVDS SERDES IPコアシステム
- 外部PLLに接続しているトランスミッターまたはレシーバーを備えるLVDS SERDES IPコアシステム
外部PLLを使用するIPコアをコンフィグレーションする場合、生成されるデザイン例は、適切にコンフィグレーションされたIOPLL Intel® FPGA IPに接続されます。
PLLのコンフィグレーション方法を示すため、デザイン例ではまた、lvds_external_pll.qsys プラットフォーム・デザイナー・ファイルが提供されます。このファイルには、外部PLLとして機能するようにコンフィグレーションされているIOPLL IPコアのスタンドアロン版が含まれます。lvds_external_pll.qsys (修正済みまたは未修正) を使用し、外部PLLとともにLVDSデザインを構築することができます。
デザイン例の生成と使用
合成可能な インテル® Quartus® Primeデザイン例をソースファイルから生成するには、次のコマンドをデザイン例のディレクトリーで実行します。
quartus_sh -t make_qii_design.tcl -system ed_synth
TCLスクリプトは、ed_synth.qpfプロジェクト・ファイルを含むqiiディレクトリーを作成します。このプロジェクトは、 インテル® Quartus® Prime開発ソフトウェアで開き、コンパイルすることができます。
make_qii_design.tclの引数の詳細については、次のコマンドを実行します。
quartus_sh -t make_qii_design.tcl -help