インテルのみ表示可能 — GUID: sam1412833544622
Ixiasoft
4.1.2. LVDS SERDES IPコアの機能モード
機能モード | 概要 |
---|---|
トランスミッター (TX) |
トランスミッター・モードでは、SERDES ブロックはシリアライザーとして機能します。 PLL は次の信号を生成します。
|
非 DPA レシーバー (RX Non-DPA) |
RX 非 DPA モードでは、SERDES ブロックは DPA および DPA-FIFO をバイパスするデシリアライザーとして機能します。 PLL はfast_clock 信号を生成します。着信データはfast_clock 信号でビットスリップでキャプチャーされるため、正しいクロック - データ間のアライメントを確保する必要があります。 |
DPA-FIFO レシーバー (RX DPA-FIFO) |
RX DPA-FIFO モードでは、SERDES ブロックはDPA ブロックを使用するデシリアライザーとして機能します。 DPA ブロックは、8 つの DPA クロックのセットを使用して、データのサンプリングに最適な位相を選択します。これらの DPA クロックは、fast_clock周波数で動作し、各クロックの位相シフトが 45° 離れています。循環バッファーである DPA-FIFO は、選択された DPA クロックで着信データをサンプリングし、データを LVDS クロックドメインに転送します。次に、ビットスリップ回路がデータをサンプリングし、レイテンシーを挿入して、デシリアライズ・データの望ましいワード境界に一致するようにデータを再アライメントします。 |
ソフトCDR レシーバー (RX ソフト CDR) |
RX ソフト CDR モードでは、IP コアはfast_clock 信号として最適な DPA クロック (DPACLK) を LVDS クロックドメインに転送します。IP コアは、ローカル・クロック・ジェネレーターで生成されたrx_divfwdclkを、PCLK ネットワークを介してコアに転送します。 RX インターフェイスを 1 つの I/O バンクに配置する必要があり、各バンクには 12 個の PCLK リソースしかないため、12 個のソフト CDR チャネルしか使用できません。 各バンクのソフト CDR チャネルをサポートできるピンペアについては、デバイスのピン配置ファイルを参照してください。デバイスのピン配置ファイルでは、使用可能な LVDS ピンペアが「Dedicated Tx/Rx Channel」カラムにLVDS<bank number>_<pin pair> <p or n> 形式でリストされます。 <pin pair> の値が偶数の場合、ピンペアはソフト CDR モードをサポートします。 |
Duplex (Duplex Feature) |
Duplex モードでは、IP コアはトランスミッターが自動的に有効にします。使用するレシーバーモードを選択します。トランスミッター数とレシーバー数は同じです。 duplex モードは、 IP コアはレシーバーとトランスミッターを同じ I/O バンク内に配置できます。最大 11 個のトランスミッター・チャネルと 11 個のレシーバーチャネルを有効にすることができます。 duplex モードを有効にすると、外部 PLL モードはディスエーブルになります。 |