インテルのみ表示可能 — GUID: sam1447676759090
Ixiasoft
4.4.3. LVDS SERDES IPコアのトランスミッターとレシーバーを組み合わせるデザイン例
トランスミッターとレシーバーを組み合わせるデザイン例では、LVDS SERDES IPコアのパラメーター設定を使用し、相補的なトランスミッターまたはレシーバーのインターフェイスを追加します。インターフェイスはどちらも、同じ外部PLLに接続されます。デザイン例を使用し、トランスミッターおよびレシーバーのインターフェイスの接続方法を確認することができます。
注: トランスミッターとレシーバーを組み合わせたデザイン例は、二重モードをサポートしません。LVDS SERDES IPコアでDuplex Featureモードを使用している場合は、Generate Example Designコマンドで生成されるed_synth_tx_rx.qsysファイルを無視します。
LVDS SERDES IPコアのコンフィグレーションでトランスミッターを実装している場合、デザイン例ではDPA-FIFOレシーバーが追加されます。LVDS SERDES IPコアのコンフィグレーションでレシーバー・インターフェイスのいずれかを実装している場合は、デザイン例ではトランスミッターが追加されます。
図 38. LVDS SERDESのトランスミッターとレシーバーの組み合わせ
デザイン例の生成と使用
トランスミッターとレシーバーを組み合わせたデザイン例をソースファイルから生成するには、次のコマンドをデザイン例のディレクトリーで実行します。
quartus_sh -t make_qii_design.tcl -system ed_synth_tx_rxTCLスクリプトは、ed_synth_tx_rx.qpfプロジェクト・ファイルを含むqii_ed_synth_tx_rxディレクトリーを作成します。このプロジェクトは、 インテル® Quartus® Prime開発ソフトウェアで開き、コンパイルすることができます。
make_qii_design.tclの引数の詳細については、次のコマンドを実行します。
quartus_sh -t make_qii_design.tcl -help