インテルのみ表示可能 — GUID: sam1412833579458
Ixiasoft
5.1.1. LVDS SERDES IPコアの一般設定
パラメーター | 値 | 説明 |
---|---|---|
Duplex Feature | ON、OFF | 同じ I/O バンク内のトランスミッター・チャネルとレシーバーチャネルをオンにします。
|
Functional mode |
|
インターフェイスの機能モードを指定します。 Duplex Featureオプションがオンの場合、TXオプションは使用不可です。duplex モードでは、トランスミッター・チャネルはデフォルトで作成されます。 |
Number of channels |
|
インターフェイスのチャネル数を指定します。
LVDS RX デザインでは、refclkピンを同じ I/O バンク上にレシーバーとしては位置します。 LVDS TX デザインの場合 :
Duplex Feature能モードでは、この値はトランスミッターとレシーバーのそれぞれのチャネル数を指定します。たとえば、11チャネルを指定した場合、IPコアはI/Oバンクで22チャネルを使用します。 |
Data rate | 150.0 ~ 1600.0 | 単一のシリアルチャネルのデータレート (Mbps) を指定します。値はFunctional mode のパラメーター設定に依存します。 |
SERDES factor | 3、4、5、6、7、8、9、10 | LVDS インターフェイスのシリアル化レートまたはデシリアル化レートを指定します。 |
Use clock-pin drive | ON、OFF | オンにして PLL をバイパスし、クロックピンでインターフェイスを駆動します。
注: この機能は、 インテル® Quartus® Prime開発ソフトウェアの今後のバージョンでサポートされます。
|
Use backwards-compatible port names | ON、OFF | オンにして ALTLVDS_TX および ALTLVDS_RX IP コアと互換性のある蓄積されたトップレベルの名前を使用します。 |
Use the CPA block fir improved periphery-core timing |
ON、OFF | 周辺機器とコアの間のタイミング・クロージャーを改善するためにオンにします。 IPコアは、Clock Phase Alignment(CPA)ブロックを使用してコアクロックとロード・イネーブル・クロックの位相を揃えます。次の場合に、選択可能なSERDES係数にこのオプションを使用できます。
|