インテルのみ表示可能 — GUID: imd1508507637135
Ixiasoft
インテルのみ表示可能 — GUID: imd1508507637135
Ixiasoft
3.1.6. ガイドライン : 差動チャネルのピン配置
各 I/O バンクには独自の PLL が含まれています。I/O バンク PLL は、同じバンク内のすべてのレシーバーとトランスミッターのチャネル、および隣接する I/O バンクのトランスミッター・チャネルをドライブすることができます。ただし、I/O バンク PLL は、別の I/O バンク内のレシーバーチャネルまたは非隣接する I/O バンクのトランスミッター・チャネルをドライブすることはできません。
差動トランスミッター・チャネルをドライブする PLL
差動トランスミッターでは、PLL は独自の I/O バンクおよび隣接する I/O バンク内の差動トランスミッター・チャネルをドライブすることができます。ただし、PLL は隣接しない I/O バンクのチャネルをドライブすることはできません。
DPA がイネーブルされた差動レシーバーチャネルをドライブする PLL
差動レシーバーでは、PLL は、同じ I/O バンク内のすべてのチャネルをドライブすることができますが、バンクを渡ってドライブすることはできません。
I/O バンクの各差動レシーバーは、クロックの位相を関連するチャネルのデータ位相にアライメントするための専用DPA回路を有します。バンク内のDPAチャネルをイネーブルする場合、バンク内でシングルエンドI/Oおよび差動I/O 規格の両方を使用することができます。
DPA を使用すると、高速差動レシーバーチャネルの配置にいくつかの制約が加わります。 インテル® Quartus® Prime コンパイラーは自動的にデザインをチェックし、配置ガイドラインに違反があるとエラーメッセージを発行します。適切な高速 I/O 動作を保証するために、ガイドラインに従ってください。
複数の I/O バンクにまたがる LVDS インターフェイスの DPA がイネーブルされた差動レシーバーとトランスミッター・チャネルを駆動する PLL
差動トランスミッター・チャネルと DPA がイネーブルされたレシーバーチャネルをバンク内で同時に使用する場合、PLL は複数の隣接する I/O バンクにまたがるトランスミッターを駆動できますが、独自の I/O バンク内のレシーバーのみを駆動できます。