インテルのみ表示可能 — GUID: sam1412833649235
Ixiasoft
4.3.1. I/O タイミング解析
LVDSのI/O規格により、データの高速伝送が可能になるため、システム全体のパフォーマンスが向上します。高速システムの性能を活用するには、高速信号のタイミングを解析する必要があります。差動ブロックのタイミング解析は、従来の同期タイミングの解析手法とは異なります。
ソフト CDR および DPA-FIFO モードにおけるレシーバータイミング解析
DPAハードウェアはソフトCDRおよびDPA-FIFOモードで受信データを動的にキャプチャーします。これらのモードで、 タイミング・アナライザーはスタティックI/Oタイミング解析を実行しません。
非 DPA モードにおけるレシーバータイミング解析
非 DPA モードでは、レシーバーのデータパスにおける高速ソース・シンクロナス差動信号に RSKM、TCCS、およびSW ( サンプリング・ウィンドウ ) 仕様を使用します。
タイミング・アナライザーで正確なRSKMを得るにはこのコード行を.sdcに追加して、RCCS値を指定します。set ::RCCS <RCCS value in nanoseconds> .たとえば、 :: RCCS 0.0と設定します。
トランスミッターのタイミング解析
LVDSトランスミッターの場合、 タイミング・アナライザーは インテル® Quartus® PrimeコンパイルレポートでのTCCSレポート( report_TCCS )にトランスミッター・チャネル間スキュー(TCCS)値を提供します。それは、シリアル出力ポートのTCCS値を示します。 TCCS値はデバイスのデータシートからも得られます。
TCCS は、データおよび TX 出力クロックのチャネル間で観測される最大スキューであり、すなわち、TCO ばらつきやクロックスキューを含んだデータ出力遷移の最高速と最低速との差です。