インテルのみ表示可能 — GUID: sam1412833564083
Ixiasoft
4.1.3.4. デシリアライザー
デシリアライザーは、シフトレジスターで構成されます。デシリアライゼーション係数は、シフトレジスターの深さを決定します。デシリアライザーは、デシリアライゼーション係数に基づき、1ビットのシリアル・データ・ストリームをパラレル・データ・ストリームに変換します。
load_enableはパルス信号で、周波数は高速クロックをデシリアライゼーション係数で割った値に相当します。
図 33. LVDS x8デシリアライザーの波形
信号 | 説明 |
---|---|
rx_in | LVDS SERDES IPコアのチャネルへのLVDS入力データストリーム |
fast_clock | レシーバーのクロック |
load_enable | デシリアライズのイネーブル信号 |
rx_out[7:0] | デシリアライズされたデータ |