インテルのみ表示可能 — GUID: sam1412833550289
Ixiasoft
4.1.3. LVDS SERDES IPコアの機能の説明
LVDS SERDES IPコアのそれぞれのチャネルは、単一の差動I/Oのレシーバーまたはトランスミッターとしてコンフィグレーションすることができます。
LVDS SERDES IPコアのそれぞれのチャネルには、SERDES、ビットスリップ・ブロック、すべてのモードに対するDPA回路、高速クロックツリー (LVDSクロックツリー)、およびソフトCDRモードの転送クロック信号が含まれます。そのため、nチャネルのLVDSインターフェイスには、n個のserdes_dpaブロックが含まれます。
I/O PLLはLVDSクロックツリーを駆動し、I/OバンクのLVDS SERDES IPコアのチャネルにクロック信号を提供します。
図 31. LVDS SERDESのチャネル図
パス | ブロック | モード | クロックドメイン |
---|---|---|---|
TXデータパス | シリアライザー | TX | LVDS |
RXデータパス | DPA |
|
DPA |
DPA FIFO | DPA-FIFO | LVDS-DPAのドメイン・クロッシング | |
|
|
LVDS | |
ソフトCDR | DPA | ||
クロック生成とマルチプレクサー | ローカル・クロック・ジェネレーター | ソフトCDR | これらのモードでPCLKとload_enableを生成します |
SERDESクロック・マルチプレクサー | すべて | すべてのモードにおいてLVDSクロックソースを選択します |