Intel® Stratix® 10 高速LVDS I/O ユーザーガイド

ID 683792
日付 2/26/2019
Public
ドキュメント目次

3.5.2. 外部 PLL の使用

  • 外部PLLを使用するには、 LVDS SERDES IPコアのパラメーター・エディターで、 Use external PLLオプションをオンにします。
  • LVDS SERDES Ipコアの2つのインスタンス(レシーバーとトランスミッター)を生成できます。
  • 各インスタンスで、次のチャネル数まで使用できます。
    • 71トランスミッター
    • 23 DPAまたは非DPAレシーバー
    • 12ソフトCDRレシーバー
  • 同一の PLL をトランスミッター・インスタンスとレシーバー・インスタンスの両方に接続します。
図 28. LVDSとのインターフェイスIOPLL IPコア(非DPAまたはDPAモード)この図は、非DPAモードを使用している場合のIOPLL IPコアと外部PLLモードのLVDS SERDES IPコア間で必要な接続を示しています。


図 29. IP コアとLVDSインターフェイス(ソフトCDRモード)この図は、非DPAモードを使用している場合のIOPLL IPコアと外部PLLモードのLVDS SERDES IPコア間で必要な接続を示しています。


図 30. 共用 I/O PLL を使用したレシーバーチャネル (DPA 使用 ) と共用する複数のバンクにまたがるトランスミッター・チャネル向けのIOPLL IP コア使用の LVDS インターフェイスこの図は、共有I/O PLLを使用して、複数のバンクにまたがってDPAレシーバチャネルと共有されているトランスミッター・チャネルを使用する場合、 IOPLL IPコアと外部PLLモードのLVDS SERDES IPコア間で必要な接続を示しています。
  • I/O PLLのlvds_clk[1]およびloaden[1]ポートをLVDSトランスミッターのext_fclkおよびext_loadenポートに接続します。
  • I / O PLLのlvds_clk[0]およびloaden[0]ポートをLVDSレシーバーのext_fclkおよびext_loadenポートに接続します。