インテルのみ表示可能 — GUID: hvx1532059264935
Ixiasoft
4.1.3.5. ダイナミック・フェーズ・アライメント
CPAブロックは、ペリフェラルとコア間のタイミング・クロージャーを改善するのに役立ちます。この機能を使用するには、LVDS SERDES IPコアパラメーター・エディターでのUse the CPA block for improved periphery-core timingオプションをオンにします。
このオプションをオンにすると、 LVDS SERDES IPコアはCPAブロックを使用してコアクロックとロード・イネーブル・クロックの位相を揃えます。
SERDES factor | 実際のコアクロックのデューティサイクル |
---|---|
3 | 66.6% |
4 | 50% |
5 | 40% |
6 | 33% |
7 | 40% |
8 | 50% |
9 | 40% |
10 | 40% |
以下の条件下では、選択可能なSERDESファクタに対してUse the CPA block for improved periphery-core timingオプションを使用できます。
- IPコアの機能モードは、 TX、 RX Non-DPA、またはRX DPA-FIFOです。
- tx_outclock位相シフトは180°の倍数です。