インテルのみ表示可能 — GUID: sam1403482549449
Ixiasoft
3.2. ソース・シンクロナスのタイミンバジェット
この項では、 インテル® Stratix 10® デバイスファミリーにおけるソース同期信号方式のタイミングバジェット、波形、および仕様について説明します。
LVDSのI/O規格により、データの高速伝送が可能になるため、システム全体のパフォーマンスが向上します。高速システムの性能を活用するには、高速信号のタイミングを解析する必要があります。差動ブロックのタイミング解析は、従来の同期タイミングの解析手法とは異なります。
ソース・シンクロナスのタイミング解析は、クロック - 出力のセットアップ時間ではなく、データとクロック信号間のスキューに基づきます。高速差動データ伝送には、IC ベンダーによって提供されるタイミング・パラメーターを使用する必要があり、ボードスキュー、ケーブルスキュー、およびクロックジッターによる強い影響を受けます。
この項では、ソース・シンクロナスの差動データ方向タイミング・パラメーター、 インテル® Stratix 10® デバイスファミリーのタイミングバジェットの定義、およびデザインの最大性能を決定するにあたってのタイミング・パラメーターの使用方法を定義します。