6.8. トランシーバー・リコンフィグレーション信号

H-tile Ethernet Hard IPユーザーガイド: インテル® Stratix® 10デバイスおよびインテル® Agilex™ デバイス用

ダウンロード PDF

ID 683430

日付 12/08/2020

バージョン 20.3

Public

インテルのみ表示可能 — GUID: nxs1512771587163

Ixiasoft

詳細を見る

6.8. トランシーバー・リコンフィグレーション信号

トランシーバー・ダイナミック・リコンフィグレーション・レジスターにアクセスするには、トランシーバー・リコンフィグレーション・インターフェイスを使用します。このAvalon-MMインターフェイスにより、トランシーバー・レジスターにアクセスできます。

Avalon-MMインターフェイスでは、標準メモリーマップド・プロトコルを実装しています。Avalonマスターをこのバスに接続し、組み込みのインテル® Stratix® 10 Native PHY IPコアのレジスターにアクセスできます。

表 25. Native PHYリコンフィグレーション・インターフェイスへのトランシーバー・リコンフィグレーション・インターフェイス・ポートこのインターフェイスの信号のクロッキングは `i_reconfig_clk` クロックによってされ、リセットは `i_reconfig_reset` 信号によってされます。各バスは、個々のトランシーバー・チャネルの信号の連結です。 IPコアには、4つの個別のトランシーバー・チャネルがあります。
ポート名	説明
`i_xcvr_reconfig_write[3:0]`	書き込み要求信号です。信号はアクティブHighです。 `n` レーンに対してコンフィグレーションされているトランシーバー・チャネルのトランシーバー・リコンフィグレーション・レジスターへの書き込みを要求するには、 `i_xcvr_reconfig_write [n]` をアサートします。
`i_xcvr_reconfig_read[3:0]`	読み出し要求信号です。信号はアクティブHighです。 `n` レーンに対してコンフィグレーションされているトランシーバー・チャネルのトランシーバー・リコンフィグレーション・レジスターへの読み出しを要求するには、`i_xcvr_reconfig_read[n]` をアサートします。
`i_xcvr_reconfig_address[43:0]`	アドレスバスです。書き込みまたは読み出しを行うトランシーバー・リコンフィグレーション・レジスターのレジスターアドレスの駆動を対応する11ビットの `i_xcvr_reconfig_address` で行います。例えば、レーン1のオフセット0x4E0にあるトランシーバー・リコンフィグレーションの値を読み出すには、`i_xcvr_reconfig_address[21:11]` の値0x4E0を駆動し、同時に `i_xcvr_reconfig_read[1]` をアサートします。
`i_xcvr_reconfig_writedata[63:0]`	書き込みデータバスです。`i_xcvr reconfig_address[(11(n+1)-1:11n]` では、`i_xcvr_reconfig_writedata[16(n+1)-1:16n]` 上の書き込みデータの書き込みアドレスを指定します。例えば、レーン1のオフセット0x4E0にあるトランシーバー・リコンフィグレーション・レジスター・アドレスに書き込むには、`i_xcvr reconfig_address[21:11]` のレジスターアドレスを駆動し、`i_xcvr_reconfig_read[1]` をアサートし、データを `i_xcvr_reconfig_writedata[31:16]` に書き込みます。
`o_xcvr_reconfig_readdata[63:0]`	読み出しデータバスです。`i_xcvr reconfig_address[(11(n+1)-1:11n]` では、 `o_xcvr_reconfig_readdata[16(n+1)-1:16n]` 上の読み出しデータの読み出しアドレスを指定します。例えば、レーン1のオフセット0x4E0にあるトランシーバー・リコンフィグレーション・レジスター・アドレスから読み出すには、`i_xcvr reconfig_address[21:11]` のレジスターアドレスを駆動し、`i_xcvr_reconfig_write[1]` をアサートします。そして、`o_xcvr_reconfig_waitrequest[1]` がデアサートされたら、`o_xcvr_reconfig_readdata[31:16]` のデータを読み出します。レーンの `o_xcvr_reconfig_readdata` ビット範囲が有効なのは、対応するビットの `o_xcvr_reconfig_waitrequest` のデアサート後のみです。
`o_xcvr_reconfig_waitrequest[3:0]`	Avalon®メモリーマップド・インターフェイスがビジーであることを示します。`i_xcvr_reconfig_write` または `i_xcvr_reconfig_read` ビットは、アサートしたままにします。これは、対応するビットの `o_xcvr_reconfig_waitrequest` がデアサートされるまで続けます。

図 31. トランシーバーAvalonメモリーマップド (MM) インターフェイスを介したトランシーバー・リコンフィグレーションCSRへの書き込みトランシーバー・リコンフィグレーションCSRへの書き込みを実行する際の要件は次のとおりです。

書き込み要求は、o_xcvr_reconfig_waitrequest がデアサートされるまでHighに保ちます (書き込み開始時に o_xcvr_reconfig_waitrequest がHighの場合)。
書き込みコマンドをアサートした後、o_xcvr_reconfig_waitrequest がHighになるのを待ちます。書き込みコマンドは、o_xcvr_reconfig_waitrequest が再びLowになるまで保ちます。
読み出しと書き込みを同時に実行することはできません。
複数のCSRのアドレスが同じ場合、同じアドレスのCSRの値は変更せずに、読み出し-変更-書き込みを実行して目的のCSRを変更する必要がある場合があります。

図 32. トランシーバーAvalonメモリーマップド (MM) インターフェイスを介したトランシーバー・リコンフィグレーションCSRからの読み出しトランシーバー・リコンフィグレーションCSRからの読み出しを実行する際の要件は次のとおりです。

読み出し要求は、o_xcvr_reconfig_waitrequest がデアサートされるまでHighに保ちます (読み出し開始時に o_xcvr_reconfig_waitrequest がHighの場合)。
読み出しコマンドをアサートした後、o_xcvr_reconfig_waitrequest がHighになるのを待ちます。読み出しコマンドは、o_xcvr_reconfig_waitrequest が再びLowになるまで保ちます。
読み出しと書き込みを同時に実行することはできません。

言語の選択

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

H-tile Ethernet Hard IPユーザーガイド: インテル® Stratix® 10デバイスおよびインテル® Agilex™ デバイス用

6.8. トランシーバー・リコンフィグレーション信号

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

H-tile Ethernet Hard IPユーザーガイド: インテル® Stratix® 10デバイスおよび インテル® Agilex™ デバイス用

6.8. トランシーバー・リコンフィグレーション信号

H-tile Ethernet Hard IPユーザーガイド: インテル® Stratix® 10デバイスおよびインテル® Agilex™ デバイス用