H-tile Ethernet Hard IPユーザーガイド: インテル® Stratix® 10デバイスおよび インテル® Agilex™ デバイス用

ダウンロード PDF
ID 683430
日付 12/08/2020
Public
ドキュメント目次
ドキュメント目次 x
1. H-tile Ethernet Hard IPコアについて 2. はじめに 3. H-Tile Ethernet Hard IPのパラメーター 4. 機能の説明 5. リセット 6. インターフェイスおよび信号の説明 7. Ethernet Toolkitの概要 8. H-tile Ethernet Hard IPユーザーガイド・アーカイブ 9. H-tile Ethernet Hard IPユーザーガイドの改訂履歴 A. 高度なRTLパラメーター B. イーサネット・リコンフィグレーション・レジスターおよびステータスレジスターの説明
1. H-tile Ethernet Hard IPコアについて x
1.1. IPコアでサポートされる機能 1.2. IPコアのデバイス・ファミリーおよびスピードグレードのサポート 1.3. IPコアの検証 1.4. リソース使用率 1.5. リリース情報
1.2. IPコアのデバイス・ファミリーおよびスピードグレードのサポート x
1.2.1. H-tile Ethernet Hard IPコアによるデバイスファミリーのサポート 1.2.2. H-tile Ethernet Hard IPコアによるデバイスのスピードグレードのサポート
1.3. IPコアの検証 x
1.3.1. シミュレーション環境 1.3.2. コンパイルのチェック 1.3.3. ハードウェアのテスト
2. はじめに x
2.1. インテルFPGA IPコアのインストールとライセンス取得 2.2. IPコアのパラメーターとオプションの指定 2.3. 生成ファイルの構造 2.4. IPコアのデザインへの統合 2.5. IPコアのテストベンチ 2.6. フルデザインのコンパイルおよびFPGAのプログラミング
2.4. IPコアのデザインへの統合 x
2.4.1. チャネル配置 2.4.2. ピン･アサインメント 2.4.3. トランシーバーPLLの追加 2.4.4. クロック要件 2.4.5. H-tile Ethernet Hard IPコアの配置設定
2.4.4. クロック要件 x
2.4.4.1. クロック接続要件
3. H-Tile Ethernet Hard IPのパラメーター x
3.1. パラメーター・エディターのパラメーター 3.2. RTLパラメーター
4. 機能の説明 x
4.1. システムの概要 4.2. H-tile Ethernet Hard IP MACインターフェイス 4.3. H-tile Ethernet Hard PCS Only/PCS66インターフェイス 4.4. オート・ネゴシエーションおよびリンク・トレーニング
4.2. H-tile Ethernet Hard IP MACインターフェイス x
4.2.1. H-tile Ethernet Hard IPコアのTXデータパス 4.2.2. H-tile Ethernet Hard IPコアのRXデータパス 4.2.3. PAUSEまたはプライオリティー・フロー制御 (PFC) を使用した輻輳およびフロー制御 4.2.4. 一時停止制御および生成インターフェイス 4.2.5. 一時停止制御フレームのフィルタリング 4.2.6. リンク障害シグナリング 4.2.7. 統計情報カウンター・インターフェイス 4.2.8. イーサネット送信の順序
4.2.1. H-tile Ethernet Hard IPコアのTXデータパス x
4.2.1.1. プリアンブル、スタート、およびSFD挿入 4.2.1.2. Length/Typeフィールドの処理 4.2.1.3. フレームパディング 4.2.1.4. フレーム・チェック・シーケンス (CRC-32) の挿入 4.2.1.5. パケット間ギャップの生成および挿入
4.2.2. H-tile Ethernet Hard IPコアのRXデータパス x
4.2.2.1. H-tile Ethernet Hard IPコアのRXフィルタリング 4.2.2.2. H-tile Ethernet Hard IPコアのプリアンブル処理 4.2.2.3. IPコアによる厳密SFDチェック 4.2.2.4. RXのFCSチェック 4.2.2.5. RX不正形式パケットの処理 4.2.2.6. RXフレームからのPADバイトおよびFCSバイトの除去 4.2.2.7. RXアンダーサイズ・フレーム、オーバーサイズ・フレーム、および長さエラーのあるフレーム 4.2.2.8. パケット間ギャップ
4.2.3. PAUSEまたはプライオリティー・フロー制御 (PFC) を使用した輻輳およびフロー制御 x
4.2.3.1. XOFFフレーム送信をトリガーする条件 4.2.3.2. XONフレーム送信をトリガーする条件
4.2.7. 統計情報カウンター・インターフェイス x
4.2.7.1. 統計情報カウンターのロールオーバーの制限
4.3. H-tile Ethernet Hard PCS Only/PCS66インターフェイス x
4.3.1. TX PCSおよびRX PCSデータパス
6. インターフェイスおよび信号の説明 x
6.1. ユーザーロジックに対するTX MACインターフェイス 6.2. ユーザーロジックに対するRX MACインターフェイス 6.3. ユーザーロジックに対するTX PCSインターフェイス 6.4. ユーザーロジックに対するRX PCSインターフェイス 6.5. FlexEおよびOTNモードのTXインターフェイス 6.6. FlexEおよびOTNモードのRXインターフェイス 6.7. イーサネット・リンクおよびトランシーバー信号 6.8. トランシーバー・リコンフィグレーション信号 6.9. イーサネット・リコンフィグレーション・インターフェイス 6.10. その他のステータス信号およびデバッグ信号 6.11. リセット信号 6.12. クロック
6.8. トランシーバー・リコンフィグレーション信号 x
6.8.1. バックグラウンド・キャリブレーションのディスエーブル
7. Ethernet Toolkitの概要 x
7.1. 機能
B. イーサネット・リコンフィグレーション・レジスターおよびステータスレジスターの説明 x
B.1. Auto NegotiationおよびLink Trainingレジスター B.2. PHYレジスター B.3. TX MACレジスター B.4. RX MACレジスター B.5. Pause and Priority- Based Flow Controlレジスター B.6. TX Statistics Counterレジスター B.7. RX Statistics Counterレジスター
B.1. Auto NegotiationおよびLink Trainingレジスター x
B.1.1. ANLT Sequencer Config B.1.2. ANLT Sequencer Status B.1.3. Auto Negotiation Configレジスター1 B.1.4. Auto Negotiation Configレジスター2 B.1.5. Auto Negotiation Statusレジスター B.1.6. Auto Negotiation Configレジスター3 B.1.7. Auto Negotiation Configレジスター4 B.1.8. Auto Negotiation Configレジスター5 B.1.9. Auto Negotiation Configレジスター6 B.1.10. Auto Negotiation Statusレジスター1 B.1.11. Auto Negotiation Statusレジスター2 B.1.12. Auto Negotiation Statusレジスター3 B.1.13. Auto Negotiation Statusレジスター4 B.1.14. Auto Negotiation Statusレジスター5 B.1.15. Consortium Next Page Override B.1.16. Consortium Next Page Link Partner Status B.1.17. Link Training Configレジスター1 B.1.18. Link Training Configレジスター2 B.1.19. Link Training Statusレジスター1 B.1.20. レーン0のLink Training Configレジスター B.1.21. レーン0のLink Training Frame Contents B.1.22. レーン0のLocal Transceiver TX EQ 1 Settings B.1.23. レーン0のLocal Transceiver TX EQ 2 Settings B.1.24. ローカル・リンク・トレーニングのパラメーター B.1.25. レーン1のLink Training Configレジスター B.1.26. レーン1のLink Training Frame Contents B.1.27. レーン1のLocal Transceiver TX EQ 1 Settings B.1.28. レーン1のLocal Transceiver TX EQ 2 Settings B.1.29. レーン2のLink Training Configレジスター B.1.30. レーン2のLink Training Frame Contents B.1.31. レーン2のLocal Transceiver TX EQ 1 Settings B.1.32. レーン2のLocal Transceiver TX EQ 2 Settings B.1.33. レーン3のLink Training Configレジスター B.1.34. レーン3のLink Training Frame Contents B.1.35. レーン3のLocal Transceiver TX EQ 1 Settings B.1.36. レーン3のLocal Transceiver TX EQ 2 Settings
B.2. PHYレジスター x
B.2.1. PHY Module Revision ID B.2.2. PHY Scratchレジスター B.2.3. PHY Configuration B.2.4. PMA Serial Loopback B.2.5. TX PLL Locked B.2.6. RX CDR PLL Locked B.2.7. TX Datapath Ready B.2.8. Frame Errors Detected B.2.9. Clear Frame Errors B.2.10. Resetレジスター B.2.11. RX PCS Status for AN/LT B.2.12. PCS Error Injection B.2.13. Alignment Marker Lock B.2.14. BER Count B.2.15. PCS Virtual Lane 0 B.2.16. PCS Virtual Lane 1 B.2.17. PCS Virtual Lane 2 B.2.18. PCS Virtual Lane 3 B.2.19. Recovered Clock Frequency in KHz B.2.20. TX Clock Frequency in KHz
B.3. TX MACレジスター x
B.3.1. TX MAC Module Revision ID B.3.2. TX MAC Scratchレジスター B.3.3. Reserved B.3.4. Link Fault Configuration B.3.5. IPG Words to remove per Alignment Marker Period B.3.6. Maximum TX Frame Size B.3.7. TX MAC Configuration B.3.8. EHIP TX MAC Feature Configuration B.3.9. TX MAC Source Address Lower Bytes B.3.10. TX MAC Source Address Higher Bytes
B.4. RX MACレジスター x
B.4.1. RX MAC Module Revision ID B.4.2. RX MAC Scratchレジスター B.4.3. Reserved B.4.4. Maximum RX Frame Size B.4.5. RX CRC Forwarding B.4.6. Link Fault Status B.4.7. RX MAC Configuration B.4.8. EHIP RX MAC Feature Configuration
B.5. Pause and Priority- Based Flow Controlレジスター x
B.5.1. TXSFC Module Revision ID B.5.2. TX SFC Scratchレジスター B.5.3. Reserved B.5.4. Enable TX Pause Ports B.5.5. TX Pause Request B.5.6. Enable Automatic TX Pause Retransmission B.5.7. Retransmit Holdoff Quanta B.5.8. Retransmit Pause Quanta B.5.9. Enable TX XOFF B.5.10. Enable Uniform Holdoff B.5.11. Set Uniform Holdoff B.5.12. Lower 4 bytes of the Destination address for Flow Control B.5.13. Higher 2 bytes of the Destination address for Flow Control B.5.14. Lower 4 bytes of the Source address for Flow Control frames B.5.15. Higher 2 bytes of the Source address for Flow Control frames B.5.16. TX Flow Control Feature Configuration B.5.17. Pause Quanta 0 B.5.18. Pause Quanta 1 B.5.19. Pause Quanta 2 B.5.20. Pause Quanta 3 B.5.21. Pause Quanta 4 B.5.22. Pause Quanta 5 B.5.23. Pause Quanta 6 B.5.24. Pause Quanta 7 B.5.25. PFC Holdoff Quanta 0 B.5.26. PFC Holdoff Quanta 1 B.5.27. PFC Holdoff Quanta 2 B.5.28. PFC Holdoff Quanta 3 B.5.29. PFC Holdoff Quanta 4 B.5.30. PFC Holdoff Quanta 5 B.5.31. PFC Holdoff Quanta 6 B.5.32. PFC Holdoff Quanta 7 B.5.33. RXSFC Module Revision ID B.5.34. RXSFC Scratchレジスター B.5.35. Reserved B.5.36. Enable RX Pause Frame Processing B.5.37. Forward Flow Control Frames 11.5.38. Lower 4 bytes of the Destination address for RX Pause Frames 11.5.39. Higher 2 bytes of the Destination address for RX Pause Frames
B.6. TX Statistics Counterレジスター x
B.6.1. TX Frames less than 64 bytes with CRC error (下位32ビット) B.6.2. TX Frames less than 64 bytes with CRC error (上位32ビット) B.6.3. Oversized TX frames with CRC error (下位32ビット) B.6.4. Oversized TX frames with CRC error (上位32ビット) B.6.5. TX Frames of any size with a CRC error (下位32ビット) B.6.6. TX Frames of any size with a CRC error (上位32ビット) B.6.7. TX Frames of any size with a CRC error on OK packet (下位32ビット) B.6.8. TX Frames of any size with a CRC error on OK packet (上位32ビット) B.6.9. Multicast TX data frames with CRC error (下位32ビット) B.6.10. Multicast TX data frames with CRC error (上位32ビット) B.6.11. Broadcast TX data frames with CRC error (下位32ビット) B.6.12. Broadcast TX data frames with CRC error (上位32ビット) B.6.13. Unicast TX data frames with CRC error (下位32ビット) B.6.14. Unicast TX data frames with CRC error (上位32ビット) B.6.15. Multicast TX control frames with CRC error (下位32ビット) B.6.16. Multicast TX control frames with CRC error (上位32ビット) B.6.17. Broadcast TX control frames with CRC error (下位32ビット) B.6.18. Broadcast TX control frames with CRC error (上位32ビット) B.6.19. Unicast TX control frames with CRC error (下位32ビット) B.6.20. Unicast TX control frames with CRC error (上位32ビット) B.6.21. TX Pause frame with CRC error (下位32ビット) B.6.22. TX Pause frame with CRC error (上位32ビット) B.6.23. 64 byte TX frames (下位32ビット) B.6.24. 64 byte TX frames (上位32ビット) B.6.25. 65 to 127 byte TX frames (下位32ビット) B.6.26. 65 to 127 byte TX frames (上位32ビット) B.6.27. 128 to 257 byte TX frames (下位32ビット) B.6.28. 128 to 257 byte TX frames (上位32ビット) B.6.29. 256 to 511 byte TX frames (下位32ビット) B.6.30. 256 to 511 byte TX frames (上位32ビット) B.6.31. 512 to 1023 byte TX frames (下位32ビット) B.6.32. 512 to 1023 byte TX frames (上位32ビット) B.6.33. 1024 to 1518 byte TX frames (下位32ビット) B.6.34. 1024 to 1518 byte TX frames (上位32ビット) B.6.35. 1519 to max size TX frames (下位32ビット) B.6.36. 1519 to max size TX frames (上位32ビット) B.6.37. Oversize TX frames (下位32ビット) B.6.38. Oversize TX frames (上位32ビット) B.6.39. Multicast TX data frames without error (下位32ビット) B.6.40. Multicast TX data frames without error (上位32ビット) B.6.41. Broadcast TX data frames without error (下位32ビット) B.6.42. Broadcast TX data frames without error (上位32ビット) B.6.43. Unicast TX data frames without error (下位32ビット) B.6.44. Unicast TX data frames without error (上位32ビット) B.6.45. Multicast TX control frames without error (下位32ビット) B.6.46. Multicast TX control frames without error (上位32ビット) B.6.47. Broadcast TX control frames without error (下位32ビット) B.6.48. Broadcast TX control frames without error (上位32ビット) B.6.49. Unicast TX control frames without error (下位32ビット) B.6.50. Unicast TX control frames without error (上位32ビット) B.6.51. TX Pause frames without error (下位32ビット) B.6.52. TX Pause frames without error (上位32ビット) B.6.53. TX Frames with less than 64 bytes and a CRC error (下位32ビット) B.6.54. TX Frames with less than 64 bytes and a CRC error (上位32ビット) B.6.55. Number of TX frame starts (下位32ビット) B.6.56. Number of TX frame starts (上位32ビット) B.6.57. Number of TX length errors (下位32ビット) B.6.58. Number of TX length errors (上位32ビット) B.6.59. TX PFC frame with CRC error (下位32ビット) B.6.60. TX PFC frame with CRC error (上位32ビット) B.6.61. TX PFC frames without error (下位32ビット) B.6.62. TX PFC frames without error (上位32ビット) B.6.63. TXSTAT Module Revision ID B.6.64. TXSTAT Scratchレジスター B.6.65. Reserved B.6.66. Configure TX Statistics Counters B.6.67. TX Statistics Counter Status B.6.68. TX Payload bytes with no errors (下位32ビット) B.6.69. TX Payload bytes with no errors (上位32ビット) B.6.70. TX Frame bytes with no errors (下位32ビット) B.6.71. TX Frame bytes with no errors (上位32ビット) B.6.72. TX Malformed frames (下位32ビット) B.6.73. TX Malformed frames (上位32ビット) B.6.74. TX Packets that were dropped due to error (下位32ビット) B.6.75. TX Packets that were dropped due to error (上位32ビット) B.6.76. TX Frames with bad length/type field (下位32ビット) B.6.77. TX Frames with bad length/type field (上位32ビット)
B.7. RX Statistics Counterレジスター x
B.7.1. RX Frames less than 64 bytes with CRC error (下位32ビット) B.7.2. RX Frames less than 64 bytes with CRC error (上位32ビット) B.7.3. Oversized RX frames with CRC error (下位32ビット) B.7.4. Oversized RX frames with CRC error (上位32ビット) B.7.5. RX Frames of any size with a CRC error (下位32ビット) B.7.6. RX Frames of any size with a CRC error (上位32ビット) B.7.7. RX Frames of any size with a CRC error on OK packet (下位32ビット) B.7.8. RX Frames of any size with a CRC error on OK packet (上位32ビット) B.7.9. Multicast RX data frames with CRC error (下位32ビット) B.7.10. Multicast RX data frames with CRC error (上位32ビット) B.7.11. Broadcast RX data frames with CRC error (下位32ビット) B.7.12. Broadcast RX data frames with CRC error (上位32ビット) B.7.13. Unicast RX data frames with CRC error (下位32ビット) B.7.14. Unicast RX data frames with CRC error (上位32ビット) B.7.15. Multicast RX control frames with CRC error (下位32ビット) B.7.16. Multicast RX control frames with CRC error (上位32ビット) B.7.17. Broadcast RX control frames with CRC error (下位32ビット) B.7.18. Broadcast RX control frames with CRC error (上位32ビット) B.7.19. Unicast RX control frames with CRC error (下位32ビット) B.7.20. Unicast RX control frames with CRC error (上位32ビット) B.7.21. RX Pause frame with CRC error (下位32ビット) B.7.22. RX Pause frame with CRC error (上位32ビット) B.7.23. 64 byte RX frames (下位32ビット) B.7.24. 64 byte RX frames (上位32ビット) B.7.25. 65 to 127 byte RX frames (下位32ビット) B.7.26. 65 to 127 byte RX frames (上位32ビット) B.7.27. 128 to 257 byte RX frames (下位32ビット) B.7.28. 128 to 257 byte RX frames (上位32ビット) B.7.29. 256 to 511 byte RX frames (下位32ビット) B.7.30. 256 to 511 byte RX frames (上位32ビット) B.7.31. 512 to 1023 byte RX frames (下位32ビット) B.7.32. 512 to 1023 byte RX frames (上位32ビット) B.7.33. 1024 to 1518 byte RX frames (下位32ビット) B.7.34. 1024 to 1518 byte RX frames (上位32ビット) B.7.35. 1519 to max size RX frames (下位32ビット) B.7.36. 1519 to max size RX frames (上位32ビット) B.7.37. Oversize RX frames (下位32ビット) B.7.38. Oversize RX frames (上位32ビット) B.7.39. Multicast RX data frames without error (下位32ビット) B.7.40. Multicast RX data frames without error (上位32ビット) B.7.41. Broadcast RX data frames without error (下位32ビット) B.7.42. Broadcast RX data frames without error (上位32ビット) B.7.43. Unicast RX data frames without error (下位32ビット) B.7.44. Unicast RX data frames without error (上位32ビット) B.7.45. Multicast RX control frames without error (下位32ビット) B.7.46. Multicast RX control frames without error (上位32ビット) B.7.47. Broadcast RX control frames without error (下位32ビット) B.7.48. Broadcast RX control frames without error (上位32ビット) B.7.49. Unicast RX control frames without error (下位32ビット) B.7.50. Unicast RX control frames without error (上位32ビット) B.7.51. RX Pause frames without error (下位32ビット) B.7.52. RX Pause frames without error (上位32ビット) B.7.53. RX Frames with less than 64 bytes and a CRC error (下位32ビット) B.7.54. RX Frames with less than 64 bytes and a CRC error (上位32ビット) B.7.55. Number of RX frame starts (下位32ビット) B.7.56. Number of RX frame starts (上位32ビット) B.7.57. Number of RX length errors (下位32ビット) B.7.58. Number of RX length errors (上位32ビット) B.7.59. RX PFC frame with CRC error (下位32ビット) B.7.60. RX PFC frame with CRC error (上位32ビット) B.7.61. RX PFC frames without error (下位32ビット) B.7.62. RX PFC frames without error (上位32ビット) B.7.63. RXSTAT Module Revision ID B.7.64. RXSTAT Scratchレジスター B.7.65. Reserved B.7.66. Reserved B.7.67. Reserved B.7.68. Configure RX Statistics Counters B.7.69. RX Statistics Counter Status B.7.70. RX Payload bytes with no errors (下位32ビット) B.7.71. RX Payload bytes with no errors (上位32ビット) B.7.72. RX Frame bytes with no errors (下位32ビット) B.7.73. RX Frame bytes with no errors (上位32ビット) B.7.74. RX Malformed frames (下位32ビット) B.7.75. RX Malformed frames (上位32ビット) B.7.76. RX Packets that were dropped due to error (下位32ビット) B.7.77. RX Packets that were dropped due to error (上位32ビット) B.7.78. RX Frames with bad length/type field (下位32ビット) B.7.79. RX Frames with bad length/type field (上位32ビット)
1. H-tile Ethernet Hard IPコアについて
2. はじめに
3. H-Tile Ethernet Hard IPのパラメーター
4. 機能の説明
5. リセット
6. インターフェイスおよび信号の説明
7. Ethernet Toolkitの概要
8. H-tile Ethernet Hard IPユーザーガイド・アーカイブ
9. H-tile Ethernet Hard IPユーザーガイドの改訂履歴
A. 高度なRTLパラメーター
B. イーサネット・リコンフィグレーション・レジスターおよびステータスレジスターの説明

A. 高度なRTLパラメーター

H-tile Ethernet Hard IPコアの高度なパラメーターは、生成されたRTLで提供され、IPコア・インスタンスに合わせて変更できます。多くの場合、このパラメーターはデフォルト値のままにしておく必要があります。

RTLパラメーターを使用すると、IPコア・インスタンスをカスタマイズして、お使いのIPコア・バリエーション用に選択したデフォルトや、同じIPコア・バリエーションの他のインスタンスとは異なるものにすることができます。この機能により、デザインを微調整する際に、電源投入後に再生成やレジスターの読み書きを行う必要がなくなります。さらに、パラメーター値を指定して、それが複数のインスタンスで同一にならないようにできます。例えば、インスタンスごとに異なるTX送信元アドレスを指定する際は、関連するレジスターへの書き込みは不要です。

最も有用なRTLパラメーターは、RTL Parameters のセクションに一覧表示しています。この付録内のRTLパラメーターは、高度なアプリケーション用です。ほとんどの場合、このパラメーターは有用ではありません。その理由は、すべてのIPコア・インスタンスは、同じデザイン内では同じ値で、パラメーター・エディターのパラメーターで値の指定ができるからです。もう1つの理由は、 インテル® PSGチームではデフォルト値の使用をお勧めしているからです。

表 31.   H-tile Ethernet Hard IPのRTLパラメーター
パラメーター パラメーターの説明
すべてのIPコア・バリエーションで使用可能なパラメーター
hi_ber_monitor RX PCS hi-BERモニターをイネーブルします。
  • 値が enable (デフォルト値) の場合: イーサネット規格に準拠した設定です。IPコアのhi-BERモニターがオンになります。RX PCSでは、RXフレーム・ヘッダー・エラー数をカウントします。IEEE Standard 802.3–2015 に従い、IPコアのデータレートに適した xus_timer_window および ber_invalid_count 値を使用します。IPコアでは、hi_ber状態を検出すると、o_hi_ber 信号の値を1に設定します。
  • 値が disable の場合: hi-BERモニターはオフになります。

このパラメーターの値によって決定されるのは、0ffset 0x360での RXPCS_CONF レジスターの use_hi_ber_monitor フィールド (ビット [20]) の初期値およびリセット値です。

rx_pcs_max_skew IPコアによって許容される最大RX PCSスキューを指定します。
  • 値の範囲は1から47 (10進数) です。
  • デフォルト値は47 (10進数) です。
  • この値はテスト用に変更できます。

このパラメーターの値によって決定されるのは、0ffset 0x360での RXPCS_CONF レジスターのrc_pcs_max_skew[5:0] フィールド (ビット [19:14]) の初期値およびリセット値です。

MAC+PCS IPコア・バリエーションのみで使用可能なパラメーター
enforce_max_frame_size IPコアによるオーバーサイズのパケットの受信または切り捨ての可否を指定します。
  • デフォト値は、ユーザーが Enforce maximum frame size パラメーターに対して指定した値です。
  • 値が disable の場合: RXフレームがRTLパラメーター rx_max_frame_size の値を超える場合、IPコアでは、RXオーバーサイズ・パケット・カウンターのインクリメントをオフセット0x924および0x925で行い、RXクライアント・インターフェイスの o_rx_error バスのビット [3] (オーバーサイズ) の設定を適切な時期に行います。
  • 値が enable の場合: RXフレームがRTLパラメーター rx_max_frame_size の値を超える場合、IPコアでは、パケットを切り捨てて最大RXフレームサイズにし、RXオーバーサイズ・パケット・カウンターのインクリメントをオフセット0x924および0x925で行い、適切なRX FCSエラーのあるパケットカウンターのインクリメントを行い、RXクライアント・インターフェイス上の o_rx_error バスのビット [3] (オーバーサイズ) および [1] (CRCエラー) の設定を適切なタイミングで行います。

このパラメーターの値によって決定されるのは、0ffset 0x50Aでの RXMAC_CONTROL レジスターの enforce_max_rx フィールド (ビット [7]) の初期値とリセット値です。

flow_control

TXおよびRX MACのフロー制御モードを設定します。

  • 値が none の場合 (パラメーター・エディターの Stop TX traffic when link partner sends pause Disable Flow Controlの場合はデフォルト): IPコアではフロー制御を実装しません。
  • 値が sfc の場合: IPコアでは、厳密に準拠したイーサネット標準フロー制御を実装します。i_tx_pause と o_rx_pause の両方のポートが機能しています。IPコアでイーサネット・リンクのPAUSE XOFFフレームを受信した場合、TX MACによりトラフィックを停止します。
  • 値が sfc_no_xoffの場合: i_tx_pause と o_rx_pause の両方のポートが機能しています。IPコアでイーサネット・リンクのPAUSE XOFFフレームを受信した場合、TX MACによるトラフィックの停止は行われません。
  • 値が pfc の場合: i_tx_pfc と o_rx_pfc の両方のポートが機能しています。IPコアでイーサネット・リンクのPAUSE XOFFフレームを受信した場合、TX MACによりトラフィックを停止します。
  • 値が pfc_no_xoff の場合: IPコアでは、厳密に準拠したイーサネット標準フロー制御を実装します。i_tx_pfc と o_rx_pfc の両方のポートが機能しています。IPコアでイーサネット・リンクのPAUSE XOFFフレームを受信した場合、TX MACによるトラフィックの停止は行われません。
  • 値が both の場合 (パラメーター・エディターの Stop TX traffic when link partner sends pause Yesの場合はデフォルト): i_tx_pause、o_rx_pause、 i_tx_pfc、および o_rx_pfc のすべてのポートが機能していますIPコアがイーサネット・リンク上でPAUSE XOFFフレームを受信した場合、TX MACによるトラフィックの停止は行われません。
  • 値が both_no_xoff の場合 (パラメーター・エディターの Stop TX traffic when link partner sends pause パラメーターの値がNoの場合はデフォルト): i_tx_pause、o_rx_pause、i_tx_pfc、および o_rx_pfc のすべてのポートが機能しています。IPコアがイーサネット・リンク上でPAUSE XOFFフレームを受信した場合、TX MACによるトラフィックの停止は行われません。

このパラメーターの値によって決定されるのは、次のレジスターフィールドの初期値とリセット値です。

  • 0ffset 0x605での TX_PAUSE_EN レジスターの en_pfc_port[8:0] フィールド (ビット [8:0])。
  • 0ffset 0x60Aでの TX_XOF_EN_TX_PAUSE_QNUMBER レジスターの en_xoff_qnum_sel[2:0] フィールド (ビット [2:0])。
  • 0ffset 0x611での TXSFC_EHIP_CFGレジスターの en_sfc フィールド (ビット [0])。
  • 0ffset 0x611での TXSFC_EHIP_CFG レジスターの en_pfc フィールド (ビット [1])。
  • 0ffset 0x705での RX_PAUSE_ENABLE レジスターの en_rx_pause[7:0] フィールド (ビット [7:0])。
  • 0ffset 0x709での RXSFC_EHIP_CFG レジスターの en_sfc フィールド (ビット [0])。
  • 0ffset 0x709での RXSFC_EHIP_CFG レジスターの en_pfc フィールド (ビット [1])。
flow_control_holdoff_mode ホールドオフ・タイマー・ソースの設定をTX PAUSEおよびTX PFCキューに対して行います。
  • 値が per_queue の場合 (デフォルト値): IPコアでは、TX PAUSE (i_tx_pause) および各TX PFCキュー (各 i_tx_pfc[n]) を調整するために、それぞれ独自のホールドオフ・タイマーを使用します。
  • 値が uniform の場合: IPコアでは、TX PAUSE (i_tx_pause) および各TX PFCキュー (各 i_tx_pfc[n]) を調整するために、ユニフォーム・ホールドオフ・タイマーを使用します。この各キューの調整には、より短いユニフォーム・ホールドオフ・タイマーおよびそれぞれ独自のホールドオフ・タイマーを使用します。プライオリティー・フロー制御では、すべてのキューのホールドオフ時間が同じ場合、このモードを使用すると、IPコアによって、同じイーサネット・フレーム内のすべてのPFCキューに対してトリガーされたXOFFフレームが送信される可能性が高くなり、スループットが向上します。
  • 値が no_holdoff の場合: ホールドオフ・タイマーはありません。非推奨です。

このパラメーターの値で決定されるのは、次のレジスターフィールドの初期およびリセット値です。

  • 0ffset 0x607での RETRANSMIT_XOFF_HOLDOFF_EN レジスターの ldoff[8:0] フィールド (ビット [8:0])。
  • 0ffset 0x60Bでの CFG_RETRANSMIT_HOLDOFF_EN レジスターの en_holdoff_all フィールド (ビット [0])。
forward_rx_pause_requests RX MACで、RXクライアント・インターフェイス上の着信PAUSEフレームおよびPFCフレームを転送するか、内部処理後にドロップするかを選択します。
注: フロー制御がオフの場合、IPコアでは、すべての着信PAUSEフレームとPFCフレームをRXクライアント・インターフェイスに直接転送し、内部処理は実行しません。
  • デフォルト値は、ユーザーが Forward RX pause requests パラメーターに対して指定した値です。
  • 値が enable の場合: RX MACでは、RXクライアント・インターフェイス上の受信PAUSEフレームおよびPFCフレームを転送します。
  • 値が disable の場合: フロー制御がオンの場合、IPコアでは、RXクライアント・インターフェイス上の着信PAUSEおよびPFCフレームは転送しません。

このパラメーターの値によって決定されるのは、0ffset 0x706での RX_PAUSE_FWD レジスターの rx_pause_fwd フィールド (ビット [0]) の初期値およびリセット値です。

holdoff_quanta ホールドオフ・タイマーの設定を標準イーサネット・フロー制御 (PAUSE XOFF) に対して行います。
  • デフォルト値は32768です。
  • 範囲は1から、クォンタムの最大数までです。これにより、IPコアで送信するPAUSE XOFFフレームの到着が、以前のPAUSE XOFFフレームの期限前に確実に起きることが保証されます。
  • このパラメーターの値 (実際には影響を受けるレジスターフィールド) によって決定される周波数により、TX MACでPAUSE XOFFフレームを再送信します。この間、対応するPAUSE要求はアサートされます。
  • このパラメーターにより、100GBASE-R4バリエーションのクォンタムがカウントされます。

このパラメーターの値によって決定されるのは、0ffset 0x608での RETRANSMIT_XOFF_HOLDOFF_QUANTA レジスターの holdoff_quanta[15:0] フィールド (ビット [15:0]) です。

ipg_removed_per_am_period IPコアによりアライメント・マーカー期間ごとに除去するパケット間ギャップ数を指定します。
  • このパラメーターのデフォルト値は、20にパラメーター・エディターの Additional IPG removed per AM period パラメータに対して指定した値を加えたものです。RTLパラメーター ipg_removed_per_am_period の正しい値は、標準の100Gbps動作の場合は20です。
  • 範囲は1〜216–1です。
  • このパラメーターの値が1増えるごとに、スループットが3ppm増加します。
  • スループットの大幅な向上を指定するには、ipg_removed_per_am_period RTLパラメーターの代わりに tx_ipg_size RTLパラメーターを使用します。
このパラメーターの値によって決定されるのは、0ffset0x406での IPG_COL_REM レジスターの ipg_col_rem[15:0] フィールド (ビット[15:0]) の初期値とリセット値です。
link_fault_mode リンク障害イベントに対するIPコアTX MACおよびRX MAC応答を指定します。
  • デフォルト値は、パラメーター・エディターの Choose Link Fault generation option パラメーターに対して指定した値です。
  • 値が lf_bidir: の場合: イーサネットの仕様に準拠します。IEEE 802.3 Figure 81-11のステート図を実装します。
  • 値が lf_unidir の場合: IEEE 802.3 Clause 66を実装します。IPコアでは、ローカル障害に応答して、リモート障害順序付きセットをパケット間ギャップで送信しますが、着信リモート障害順序付きセットには応答しません。
  • 値が lf_off: の場合: TX MACリンク障害応答をオフにします。このオプションは、提供されている場合は、下位互換性のためです。

このパラメーターによって決定されるのは、次のレジスターフィールドの初期値およびリセット値です。

  • 0ffset 0x405での LINK_FAULT_CONFIG レジスターの en_lf フィールド (ビット [0]) です。
  • 0ffset 0x405での LINK_FAULT_CONFIG レジスターの en_unidir フィールド (ビット [1]) です。
pause_quanta TX MACから送信するPAUSE XOFFフレームにTX MACによって書き込まれるクォンタム数を指定します。
  • デフォルト値は65535です。
  • 範囲は1から65535 (216–1) です
  • インテルFPGAチームでは、このパラメーターは最大値に維持することをお勧めします。IPコアでは、PAUSE XONパケットを随時送信して、PAUSE XOFFリクエストをキャンセルできます。

このパラメーターによって決定されるのは、0ffset 0x609での TX_PAUSE_QUANTA レジスターフィールドの pause_quanta[15:0] フィールド (ビット [15:0]) の初期値およびリセット値です。

pfc_holdoff_quanta_0 各パラメーターでは、対応するキューのプライオリティー・フロー制御 (PFC XOFF) に対してホールドオフ・タイマーを設定します。各パラメーターに対しては次のとおりです。
  • デフォルト値は32768です。
  • 範囲は1から、最大のクォンタム数までです。これにより、IPコアで送信するPAUSE XOFFフレームの到着が、以前のPAUSE XOFFフレームの期限前に確実に起きることが保証されます。
  • このパラメーターの値 (実際には影響を受けるレジスターフィールド) によって決定される周波数を使用して、TX MACからPFC XOFFフレームが再送信されます。この間、対応するPFC要求がアサートされます。
  • このパラメーターにより、100GBASE-R4バリエーションでクォンタムがカウントされます。

この各パラメーターの値によって決定されるのは、対応するキューに対する次のレジスターの初期値およびリセット値です。

  • 0ffset 0x628での PFC_HOLDOFF_QUANTA_0 レジスターの holdoff_quanta[15:0] フィールド (ビット [15:0])
  • 0ffset 0x629での PFC_HOLDOFF_QUANTA_1 レジスターの holdoff_quanta[15:0] フィールド (ビット [15:0])
  • 0ffset 0x62Aでの PFC_HOLDOFF_QUANTA_2 レジスターの holdoff_quanta[15:0] フィールド (ビット [15:0])
  • 0ffset 0x62Bでの PFC_HOLDOFF_QUANTA_3 レジスターの holdoff_quanta[15:0] フィールド (ビット [15:0])
  • 0ffset 0x62Cでの PFC_HOLDOFF_QUANTA_4 レジスターの holdoff_quanta[15:0] フィールド (ビット [15:0])
  • 0ffset 0x62Dでの PFC_HOLDOFF_QUANTA_5 レジスターの holdoff_quanta[15:0] フィールド (ビット [15:0])
  • 0ffset 0x62Eでの PFC_HOLDOFF_QUANTA_6 レジスターのholdoff_quanta[15:0] フィールド (ビット [15:0])
  • 0ffset 0x62FでのPFC_HOLDOFF_QUANTA_7 レジスターの holdoff_quanta[15:0] フィールド (ビット [15:0])
pfc_holdoff_quanta_1
pfc_holdoff_quanta_2
pfc_holdoff_quanta_3
pfc_holdoff_quanta_4
pfc_holdoff_quanta_5
pfc_holdoff_quanta_6
pfc_holdoff_quanta_7
pfc_pause_quanta_0 各パラメーターでは、TX MACから対応するキューに対して送信するPAUSE XOFFフレームにTX MACによって書き込まれるクォンタム数を指定します。
  • デフォルト値は65535です。
  • 範囲は1から65535 (216–1) までです。
  • インテルFPGAチームでは、このパラメーターは最大値に維持することをお勧めします。IPコアでは、PAUSE XONパケットを随時送信して、PAUSE XOFFリクエストをキャンセルできます。

各パラメーターの値によって決定されるのは、対応するキューに対する次のレジスターの初期値およびリセット値です。

  • 0ffset 0x620での PFC_PAUSE_QUANTA_0 レジスターの pause_quanta[15:0] フィールド (ビット [15:0])
  • 0ffset 0x621での PFC_PAUSE_QUANTA_1 レジスターの pause_quanta[15:0] フィールド (ビット [15:0])
  • 0ffset 0x622での PFC_PAUSE_QUANTA_2 レジスターの pause_quanta[15:0] フィールド (ビット [15:0])
  • 0ffset 0x623での PFC_PAUSE_QUANTA_3 レジスターの pause_quanta[15:0] フィールド (ビット [15:0])
  • 0ffset 0x624での PFC_PAUSE_QUANTA_4 レジスターの pause_quanta[15:0] フィールド (ビット [15:0])
  • 0ffset 0x625での PFC_PAUSE_QUANTA_5 レジスターの pause_quanta[15:0] フィールド (ビット [15:0])
  • 0ffset 0x626での PFC_PAUSE_QUANTA_6 レジスターの pause_quanta[15:0] フィールド (ビット [15:0])
  • 0ffset 0x627での PFC_PAUSE_QUANTA_7 レジスターの pause_quanta[15:0] フィールド (ビット [15:0])
pfc_pause_quanta_1
pfc_pause_quanta_2
pfc_pause_quanta_3

pfc_pause_quanta_4

pfc_pause_quanta_5
pfc_pause_quanta_6
pfc_pause_quanta_7
remove_pads パディングバイトの削除を選択します。オンになっている場合、IPコアでは、パディングバイトをイーサネット・パケットから除去します。これは、データをRXクライアント・インターフェイスに送信する前に行われます。オフにすると、IPコアはパディングバイトを維持し、それをRXクライアント・インターフェイスのデータに含めます。
  • デフォルト値は、 Remove pads パラメーターに対して指定した値です。.
  • 値が enable の場合: RX MACによって除去されるRXパケットからのパディングバイトでは、Length/Typeフィールドがパケットのペイロード長より小さい値を保持しています。パケットがVLANまたはStacked VLANパケットの場合、IPコアでは、VLANまたはStacked VLANヘッダーのLength/Typeフィールドを読み出します。
  • RX CRC転送がオンになっている場合 ( Keep RX CRC パラメーターがオンの場合) 、 remove_pads パラメーターの設定を disable にしてください。
  • 値が disable の場合: RX MACによるRXパケットからのパディングバイトの削除は、RXクライアント・インターフェイス上でデータを送信する前には行われません。

このパラメーターの値によって決定されるのは、0fset 0x50Aでの RXMAC_CONTROL レジスターの remove_rx_pad フィールド (ビット [8]) の初期値およびリセット値です。

rx_length_checking IPコアでTXおよびRXパケットの長さエラーをチェックするかどうかを選択します。長さエラーに含まれるのは、ペイロードが適切なLength/Typeフィールドで示された長さより短い場合だけです。
  • 値が enable の場合 (デフォルト値): RX MACによってアンダーサイズ・エラーが示されるのは、ペイロードサイズが、適切なLength/Typeフィールドで示された長さよりも短い場合です。
    • Length/Typeフィールドの値が1500より大きい場合、示しているのは長さではありません。また、RX MACでは、パケットの長さエラーはチェックしません。
    • ペイロードが、Length/Typeフィールドで示されているよりも大きい場合、RX MACではエラーは表示しません。これは、この違いはパディングバイトである場合があるからです。IPコアでは、オーバーパッドされたフレームを受け入れます。
    • RX VLAN検出がイネーブルされている場合、IPコアでは、VLANまたはStacked VLAN RXパケットのペイロード長とこのフレームタイプに固有のLength/Typeフィールドと比較します。
  • 値が disable の場合: RX MACでは、RXパケットの長さエラーはチェックしません。
  • このパラメーター名にrxがあっても、TX MACとRX MACの両方によって、対応する統計情報カウンターの長さエラーがカウントされるのは、このパラメーターの値が enable であり、ソフトウェアによって0ffset 0x50Aでの RXMAC_CONTROL レジスターの en_plen フィールド ( ビット [0]) の結果の値1を変更していない場合です。

このパラメーターの値によって決定されるのは、0ffset 0x50Aでの RXMAC_CONTROL レジスターの en_plen フィールド (ビット [0]) の初期値とリセット値です。

rx_max_frame_size IPコアによってイーサネット・リンク上で受信できる最大パケットサイズ (バイト単位) を設定します。このとき、RX統計情報カウンター内のオーバーサイズ・パケットは報告しません。
  • デフォルト値はパラメーター・エディターの RX maximum frame size パラメーターの値です。
  • 範囲は65から216–1です。
  • Enforce maximum frame size パラメーターをオンにし、 enforce_max_frame_size RTLパラメーターの値を変更しないか、または enforce_max_frame_size RTLパラメーターの設定を enable にした場合、IPコアでは、このサイズより大きい着信イーサネット・パケットを切り捨てます。

このパラメーターの値によって決定されるのは、0ffset 0x506での MAX_RX_SIZE_CONFIG レジスターの max_rx[15:0] フィールド (ビット [15:0]) の初期値およびリセット値です。

rx_vlan_detection IPコアでRX VLANおよびStacked VLAN Ethernetフレームを通常の制御フレームとして扱うか、検出して異なる方法で扱うかを指定します。
  • デフォルト値は、パラメーター・エディターの RX VLAN detection パラメーターに対して指定した値です。
  • 値が enable の場合: パラメーターがこの値である場合、IPコアでは、RX VLANおよびStacked VLAN Ethernetフレームを認識し、Length/Typeフィールドのデコードを実行し、このフレームをVLAN統計情報に含め、0ffset 0x962および0x963での RxFrameOctetsOK カウンター内のイーサネット・フレーム全体ではなくペイロードバイトをカウントします。
  • 値が disable の場合: IPコアでは、このフレームを通常の制御フレームとして扱います。

このパラメーターの値によって決定されるのは、0ffset 0x50Aでの RXMAC_CONTROL レジスターの disable_rxvlan フィールド (ビット [1]) の初期値およびリセット値です。

rxcrc_covers_preamble RX MACでCRCをチェックする際の前提として、カバーするのがプリアンブルおよび標準イーサネット・フレーム (フル・イーサネット・パケット) か、標準イーサネット・フレームのみ (計算にプリアンブルを含まない) かを指定します。
  • 値が disable の場合 (デフォルト値): RX MACによるCRCチェックの実行では、プリアンブルを含まない標準イーサネットCRC計算を想定します。
  • 値が enable の場合: RX MACによるCRCチェックでは、元のCRC計算にプリアンブルが含まれていると仮定します。このオプションが有用なのは、プリアンブル・パススルーがオンになっていて、イーサネット・リンク・パートナーでもCRCのデコード時にプリアンブルが考慮されている場合です。

このパラメーターの値によって決定されるのは、0ffset 0x50BでのRXMAC_EHIP_CFG レジスターの rxcrc_covers_preamble フィールド (ビット [1]) の初期値およびリセット値です。

strict_preamble_checking IPコアで、プリアンブルが標準イーサネット・プリアンブル (0x55_55_55_55_55_55) 以外のRXパケットを拒否するかどうかを決定します。
  • デフォルト値はパラメーター・エディターの Enable strict preamble check パラメーターの値です。
  • 値が enable の場合: RX MACでは、プリアンブル (バイト [6:1]) が標準イーサネット・プリアンブル (0x55_55_55_55_55_55) 以外のパケットをドロップします。
  • 値が disable の場合: RX MACでは、着信イーサネット・パケットのプリアンブル・バイトは調べません。
  • この機能は、プリアンブル・パススルーがオンかどうかに関わらず使用可能です。ただし、通常、プリアンブル・パススルーをオンにする理由は、非標準のプリアンブルを提供するためです。その場合、厳密なプリアンブル・チェックは目的に反します。
  • このオプションによって提供される追加の保護層は、起動時またはビットエラーの発生時に起こる可能性のある誤ったStartフレームに対するものです。

このパラメーターの値は、0ffset 0x50Aでの RXMAC_CONTROL レジスターの en_strict_preamble フィールド (ビット [4]) の初期値およびリセット値です。

strict_sfd_checking IPコアで、SFD バイトが標準イーサネットSFD (0xD5) 以外のRXパケットを拒否するかどうかを決定します。
  • デフォルト値はパラメーター・エディターの Enable strict SFD check パラメーターの値です。
  • 値が enable の場合: RX MACでは、プリアンブル (バイト [0]) が標準イーサネット・プリアンブル (0xD5) 以外のパケットをドロップします。
  • 値が disable の場合: RX MACでは、着信イーサネット・パケットのSFDバイトは調べません。
  • この機能は、プリアンブル・パススルーがオンかどうかに関わらず使用可能です。
  • このオプションによって提供される追加の保護層は、起動時またはビットエラーの発生時に起こる可能性のある誤ったStartフレームに対するものです。

このパラメーターの値によって決定されるのは、0ffset 0x50Aでの RXMAC_CONTROL レジスターの en_check_sfd フィールド (ビット [3]) の初期値およびリセット値です。

tx_ipg_size IPコアによってTXイーサネット・リンク上で維持する最小平均パケット間ギャップ (IPG) を指定します。
  • デフォルト値はパラメーター・エディターの Average Inter-packet Gap パラメーターの値です。.
  • 値が ipg_12 の場合: TX MACでは、12バイトの最小平均IPGを維持します。この値はイーサネット規格に準拠しています。
  • 値が ipg_10 の場合: TX MACでは、10バイトの最小平均IPGを維持します。この非準拠オプションによってスループットが向上します。
  • 値が ipg_8 の場合: TX MACでは、8バイトの最小平均IPGを維持します。この非準拠オプションによってスループットがさらに向上します。
  • 値が ipg_1 の場合: TX MACでは、最小IPGの制御は試行しません。この非準拠オプションによってスループットが向上します。この値を設定してIPGの制御をアプリケーションに委ねることができます。

このパラメーターの値によって決定されるのは、0ffset 0x40Bでの TXMAC_EHIP_CONFIG レジスターの ipg[1:0] フィールド (ビット [2:1]) の初期値およびリセット値です。

tx_max_frame_size IPコアによってイーサネット・リンク上で送信できる最大パケットサイズ (バイト単位) を設定します。このとき、TX統計情報カウンター内のオーバーサイズ・パケットは報告しません。
  • デフォルト値はパラメーター・エディターの TX maximum frame size パラメーターの値です。.
  • 範囲は65から216–1です。

このパラメーターの値によって決定されるのは、0ffset 0x407での MAX_TX_SIZE_CONFIG レジスターの max_tx[15:0] フィールド (ビット [15:0]) の初期およびリセット値です。

tx_vlan_detection IPコアでTX VLANおよびStacked VLAN Ethernetフレームを通常の制御フレームとして扱うか、検出して異なる方法で扱うかを指定します。
  • デフォルト値はパラメーター・エディターの TX VLAN detection パラメーターに対して指定した値です。
  • 値が enable の場合: パラメーターがこの値である場合、IPコアでは、TX VLANおよびStacked VLAN Ethernetフレームを認識し、Length/Typeフィールドのデコードを実行し、このフレームをVLAN統計情報に含め、0ffset 0x862および0x863での TxFrameOctetsOK カウンター内のイーサネット・フレーム全体ではなくペイロードバイトをカウントします。
  • 値が disable の場合: IPコアでは、このフレームを通常の制御フレームとして扱います。

このパラメーターの値によって決定されるのは、0ffset 0x40Aでの TXMAC_CONTROL レジスターの disable_txvlan フィールド (ビット [1]) の初期値およびリセット値です。

txcrc_covers_preamble TX MACで生成するCRCによってカバーされるのが、プリアンブルと標準イーサネット・フレームか、または標準イーサネット・フレームのみかを指定します。
  • 値が disable の場合 (デフォルト値): i_tx_skip_crc の値が0の場合、TX MACでは、標準イーサネットCRC計算を実行します。これにはプリアンブルは含まれず、結果を発信イーサネット・フレームに挿入します
  • 値が enable の場合: i_tx_skip_crc の値が0の場合、TX MACでは、プリアンブルを含むCRC計算を実行し、その結果を発信イーサネット・フレームに挿入します。このオプションが有用なのは、プリアンブル・パススルーがオンになっていて、イーサネット・リンク・パートナーによってもCRCのデコード時にプリアンブルが考慮される場合です。

このパラメーターの値によって決定されるのは、0ffset 0x40Bでの TXMAC_EHIP_CFG レジスターの txcrc_covers_preamble フィールド (ビット [9]) の初期値およびリセット値です。

uniform_holdoff_quanta TX PFCキューに対するユニフォーム・ホールドオフ・タイマー・ソースを設定します。
  • デフォルト値は32768です。
  • 範囲は1から最大のクォンタム数までです。これにより、IPコアで送信するPAUSE XOFFフレームの到着が、以前のPAUSE XOFFフレームの期限前に確実に起こります。
  • このパラメーターの値を個々のホールドオフ・タイマーおよび flow_control_holdoff_mode (影響されるレジスターのフィールド) の値と組み合わせることで、TX MACからPFC XOFFフレームを再送信する頻度が決定されます。この間、対応するPFC要求はアサートされます。
  • このパラメーターにより、100GBASE-R4バリエーションではクォンタムがカウントされます。

このパラメーターの値によって決定されるのは、0ffset 0x60Cでの CFG_REATRANSMIT_HOLDOFF_QUANTA レジスターの holdoff_all_quanta[15:0] フィールド (ビット [15:0]) です。

関連情報
レベル 2 の表題