6.9. イーサネット・リコンフィグレーション・インターフェイス

H-tile Ethernet Hard IPユーザーガイド: インテル® Stratix® 10デバイスおよびインテル® Agilex™ デバイス用

ダウンロード PDF

ID 683430

日付 12/08/2020

バージョン 20.3

Public

インテルのみ表示可能 — GUID: yik1513028577343

Ixiasoft

詳細を見る

6.9. イーサネット・リコンフィグレーション・インターフェイス

通常動作中に、H-tile Ethernet Hard IPコアのイーサネット・コントロール・レジスターおよびイーサネット・ステータス・レジスターにアクセスするには、イーサネット・リコンフィグレーション・インターフェイスと呼ばれるAvalon-MMインターフェイスを使用します。このインターフェイスは、リンクステータスに関係なく応答します。また、 IPコアが、i_csr_rst_n および soft_sys_rst 信号以外のリセット信号またはソフトリセットによって駆動されてリセット状態にある場合にも応答します。 i_csr_rst_n 信号をアサートすると、すべてのイーサネット・コントロール・レジスターおよびイーサネット・ステータス・レジスターがリセットされます。統計情報カウンターも含まれます。このリセットの処理中は、イーサネット・リコンフィグレーション・インターフェイスは応答しません。

表 26. イーサネット・リコンフィグレーション・インターフェイスこのインターフェイスの信号は、`i_reconfig_clk` クロックによりクロックされ、`i_reconfig_reset` 信号によりリセットされます。このクロックとリセットにより、このイーサネット・リコンフィグレーション・インターフェイスとトランシーバー・リコンフィグレーション・インターフェイスが制御されます。ただし、この2つのインターフェイスは、別々のレジスターセットにアクセスします。
信号	説明
`i_eth_reconfig_addr[15:0]`	Avalon-MMレジスターアドレスを駆動します。
`i_eth_reconfig_read`	アサートされると、読み出し要求を指定します。
`i_eth_reconfig_write`	アサートされると、書き込み要求を指定します。
`o_eth_reconfig_readdata[31:0]`	読み出しデータを駆動します。`o_eth_reconfig_readdata_valid` がアサートされると有効です。
`o_eth_reconfig_readdata_valid`	アサートされると、`i_eth_reconfig_read_data[31:0]` が有効であることを示します。
`i_eth_reconfig_writedata[31:0]`	書き込みデータを駆動します。
`o_eth_reconfig_waitrequest`	イーサネット・リコンフィグレーション・インターフェイスが、読み出しトランザクションまたは書き込みトランザクションを完了する準備ができていないことを示します。

言語の選択

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

H-tile Ethernet Hard IPユーザーガイド: インテル® Stratix® 10デバイスおよびインテル® Agilex™ デバイス用

6.9. イーサネット・リコンフィグレーション・インターフェイス

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

H-tile Ethernet Hard IPユーザーガイド: インテル® Stratix® 10デバイスおよび インテル® Agilex™ デバイス用

6.9. イーサネット・リコンフィグレーション・インターフェイス

H-tile Ethernet Hard IPユーザーガイド: インテル® Stratix® 10デバイスおよびインテル® Agilex™ デバイス用