3.1. パラメーター・エディターのパラメーター

H-tile Ethernet Hard IPユーザーガイド: インテル® Stratix® 10デバイスおよびインテル® Agilex™ デバイス用

ダウンロード PDF

ID 683430

日付 12/08/2020

バージョン 20.3

Public

インテルのみ表示可能 — GUID: jcd1510287729888

Ixiasoft

詳細を見る

3.1. パラメーター・エディターのパラメーター

H-tile Ethernet Hard IPのパラメーター・エディターのパラメーターを設定して、H-tile Ethernet Hard IPコアのバリエーションや、シミュレーションおよびハードウェアのデザイン例のコンフィグレーションを行うことができます。

H-tile Ethernet Hard IPのパラメーターには、IPタブとExample Designタブの2つのタブがあります。Example Designタブの詳細に関しては、 Design Example User Guide を参照してください。

表 13. H-tile Ethernet Hard IPのパラメーター: IPタブこの表では、無効なパラメーター値の組み合わせについての情報は提供していません。選択した組み合わせに競合が生じた場合、パラメーター・エディターでは、エラーメッセージをSystem Messagesペインに生成します。
パラメーター	範囲	デフォルト設定	パラメーターの説明
General Options
Ethernet Rate	100G	100G	IPコアのイーサネット・データレートを選択します。
Ethernet IP layers	MAC+PCS PCS Only ² OTN² FlexE²	MAC+PCS	IPコア・バリエーションのイーサネット・レイヤーのタイプを選択します。 MAC+PCS: フル・イーサネットMACおよびPCS PCS Only: MIIインターフェイスを備えたイーサネットPHY OTN: OTNイーサネットPHYに適したイーサネットPHY (64/66Bエンコーディング/デコーディングおよびスクランブリング/デスクランブリングなしのPCS)。注: H-tile Ethernet Hard IPでは、OTN機能の暫定サポートを提供しています。詳細は、最寄りのインテル販売代理店にお問い合わせいただくか、次のリンクからインテルプレミアサポート (IPS) ケースを提出してください。https://www.intel.com/content/www/us/en/programmable/my-intel/mal-home.html FlexE: FlexイーサネットPHYに適したイーサネットPHY (64/66Bエンコーディング/デコーディングなしのPCS)。
Ready latency	0–3	0	TXクライアント・インターフェイスのreadyLatency値を選択します。readyLatencyは、Avalon-STインターフェイスのプロパティーです。これにより遅延のクロックサイクル数を定義します。この遅延は、IPコアにより `o_tx_ready` 信号をアサートしてから、IPコアによるデータ受け入れがTXクライアント・インターフェイス上で可能なクロックサイクルまでです。Avalonインターフェイスの仕様を参照してください。 PCS Only、OTN、およびFlexEのバリエーションでは、このパラメーターは効果がありません。より長いレイテンシー (より大きな数値) を選択すると、タイミング・クロージャーが容易になりますが、代わりにMAC+PCSバリエーションのTXデータパスのレイテンシーが増加します。
MAC Options: Basicタブ注: PCS Onlyのバリエーションでは、これらのパラメーターは無効です。
TX maximum frame size	65–65535	1518	IPコアによってイーサネット・リンク上で送信できる最大パケットサイズ (バイト単位)。このとき、TX統計情報カウンターのオーバーサイズ・パケットはレポートしません。 MAC+PCSバリエーションでは、全範囲をサポートします。PCS Only、OTN、およびFlexEのバリエーションでは、このパラメーターは無効で、デフォルト値の1518のままです。
RX maximum frame size	65–65535	1518	IPコアによってイーサネット・リンク上で送信できる最大パケットサイズ (バイト単位)。このとき、RX統計情報カウンターのオーバーサイズ・パケットはレポートしません。 Enforce maximum frame size パラメーターをオンにすると、IPコアではこのサイズ以上の着信イーサネット・パケットを切り捨てます。 MAC+PCSバリエーションでは、全範囲をサポートします。PCS Only、OTN、およびFlexEのバリエーションでは、このパラメーターは無効で、デフォルト値の1518のままです。
Enforce maximum frame size	True False	False	IPコアによってオーバーサイズ・パケットの受信ができるようにするか、またはそのようなパケットを切り捨てるかを指定します。
Link fault generation option	OFF Unidirectional Bidirectional	OFF	リンク障害イベントに対するIPコアの応答を指定します。双方向リンク障害処理は、イーサネット仕様、具体的にはIEEE 802.3に準拠しています (図81-11)。単方向リンク障害処理では、IEEE 802.3 Clause 66を実装しています。IPコアでは、ローカル障害に応答して、パケット間ギャップのリモート障害命令セットを送信しますが、着信リモート障害命令セットには応答しません。OFFオプションは後方互換用です。
Stop TX traffic when link partner sends pause	Yes No Disable Flow Control	No	IPコアによりPAUSEフレームへの応答をイーサネット・リンクから行うために、TXトラフィックを停止するかどうかを選択します。このパラメーターは、フロー制御がディスエーブルの場合は無効です。フロー制御をディスエーブルした場合、IPコアでは、着信PAUSEおよびPFCフレームには応答しません。また、送信PAUSEおよびPFCフレームも生成しません。このパラメーター値がNoの場合は、`i_tx_pause` 信号をTXクライアント・インターフェイスで使用して、 TX MACによってTXトラフィックを強制的に停止することができます。フロー制御では、PCS、OTN、またはFlexE onlyのバリエーションではサポートされていません。PCS、OTN、または FlexE onlyのバリエーションを使用する場合は、Disable Flow Controlオプションを選択します。
Bytes to remove from RX frames	None Remove CRC bytes Remove CRC and PAD bytes	Remove CRC bytes	RX MACによりCRCバイトを削除するか、CRCおよびPADバイトを削除するか、または受信RXフレームをRX MACクライアントに渡す前に受信RXフレームからは何も削除しないかを選択します。PADバイトとCRCが必要のないダウンストリームの場合、このオプションによりダウンストリーム・パケット処理ロジックの必要性を減らすことができます
Forward RX pause requests	True False	False	RX MACによりRXクライアント・インターフェイス上の受信PAUSEフレームおよびPFCフレームを転送するか、内部処理後にドロップするかを選択します。注: フロー制御がオフになっていると、IPコアでは、すべての着信PAUSEフレームおよびPFCフレームをRXクライアント・インターフェイスに直接転送し、内部処理は実行されません。その場合、このパラメーターは無効です。
Use source address insertion	True False	False	IPコアで、送信イーサネット・パケットの送信元アドレスの上書きをサポートするかどうかを選択します。使用するのは `TXMAC_SADDR` レジスター値で、オフセットは0x40Cおよび0x40Dです。このパラメーターがオンの場合、IPコアによってレジスターからのパケット送信元アドレスが上書きされるのは、`i_tx_skip_crc` の値が0のときです。このパラメーターがオフの場合は、IPコアによる送信元アドレスの上書きはされません。送信元アドレスの挿入の適用先は、TX MACクライアント・インターフェイス上で提供されるPAUSEおよびPFCパケットです。ただし、PAUSEおよびPFCパケットのIPコアによる送信が、TX MACクライアント・インターフェイス上の `i_tx_pause` または `i_tx_pfc[n]` のアサートへの応答として行われる場合には適用されません。
TX MAC source address	0–(2⁴⁸–1)	0x00_11_22_33_44_55	この送信元アドレスを使用して、IPコアにより `TXMAC_SADDR` レジスターをオフセット0x40Cおよび0x40Dで初期化します。注: インテル® Quartus® Primeプロ・エディション開発ソフトウェアのリリースv17.1では、デフォルト値がパラメーター・エディターに10進表記で7358829205と表示されます。この値を変更する場合は、新しい値を10進表記で指定してください。注: インテル® Quartus® Primeプロ・エディション開発ソフトウェアのリリースv17.1では、パラメーター入力フィールドは、 Use source address insertion パラメーターをオンにした場合のみ表示されます。パラメーター名は表示されません。将来のリリースでは、パラメーター名が表示される予定です。
TX VLAN detection	True False	True	IPコアTX統計情報ブロックによって、TX VLANフレームおよびStacked VLANイーサネット・フレームを通常の制御フレームとして扱うか、またはLength/Typeフィールドデコードを実行し、これらのフレームをVLAN統計情報に含めて、イーサネット・フレーム全体ではなく `TxFrameOctetsOK` カウンターのペイロードバイトをオフセット0x862と0x863でカウントするかを指定します。オンの場合、IPコアではTX統計情報でこれらのフレームをVLANフレームまたはStacked VLANフレームとして指定します。オフの場合、IPコアではこれらのフレームを通常の制御フレームとして扱います。
RX VLAN detection	True False	True	IPコアRX統計情報ブロックによって、RX VLANフレームおよびStacked VLANイーサネット・フレームを通常の制御フレームとして扱うか、またはLength/Typeフィールドデコードを実行し、これらのフレームをVLAN統計情報に含めて、イーサネット・フレーム全体ではなく `RxFrameOctetsOK` カウンターのペイロードバイトをオフセット0x962と0x963でカウントするかを指定します。オンの場合、IPコアでは、RX統計情報でこれらのフレームをVLANフレームまたはStacked VLANフレームとして指定します。オフの場合、IPコアではこれらのフレームを通常の制御フレームとして扱います。
MAC Options: Specializedタブ注: PCS Only、OTNおよびFlexEのバリエーションでは、これらのパラメーターは無効です。
Enable preamble passthrough	True False	False	オンにすると、IPコアは、RXおよびTXプリアンブル・パススルー・モードになります。RXプリアンブル・パススルー・モードでは、IPコアはプリアンブルおよびSFDをイーサネット・パケットから取り除くのではなく、クライアントに渡します。TXプリアンブル・パススルー・モードでは、クライアントはイーサネット・フレーム内で送信されるプリアンブルを指定します。
Enable strict preamble check	True False	False	オンにすると、IPコアによって拒否されるRXパケットは、プリアンブルが標準イーサネット・プリアンブル (0x55_55_55_55_55_55) 以外のものになります。このオプションによって提供される追加の保護レイヤーは、誤ったスタートフレームに対するものです。これが発生する可能性があるのは、起動時またはビットエラー発生時です。
Enable strict SFD check	True False	False	オンにすると、IPコアによって拒否されるRXパケットは、SFDバイトが標準イーサネットSFD (0xD5) 以外のものになります。このオプションによって提供される追加の保護レイヤーは、誤ったスタートフレームに対するものです。これが発生する可能性があるのは、起動時またはビットエラー発生時です。
Average Inter-packet Gap	1 8 10 12	12	平均パケット間ギャップ (IPG) の最小値を指定します。IPコアではこれをTXイーサネット・リンク上で維持します。デフォルト値の12は、イーサネット規格に準拠しています。その他の値により、スループットの向上がサポートされます。値が1の場合、データが使用可能になり次第、IPコアによるイーサネット・パケットの送信が可能な限り最小のギャップで行われるように指定します。IPGは、コアへの書き込み時にフレームデータ間に残すスペースに依存します。IPコアはイーサネット規格に準拠していませんが、アプリケーションによって平均ギャップおよびスループットの最大化が制御われます。詳細については、パケット間ギャップの生成および挿入のセクションを参照してください。
Additional IPG removed per AM period	整数	0	プロトコル準拠のために必要なデフォルトの数に加えて、IPコアによってアライメント・マーカー期間ごとに削除されるパケット間ギャップ数を指定します。 100GBASE-R4のバリエーションでは、デフォルト数は20です。 Additional IPG removed per AM period の値が1増えると、スループットの増加は、100GBASE-R4のバリエーションでは3ppmです。より大きなスループットの増加を指定するには、 Average Inter-packet Gap パラメーターを使用します。
PMA Options
PHY Reference Frequency	644.53125MHz 322.265625MHz	644.53125MHz	予想される着信PHY `i_clk_ref` リファレンス周波数を設定します。入力クロック周波数は、このパラメーターに指定した周波数と一致させてください (±100ppm)。
AN/LT Options
Enable AN/LT	True False	False	このパラメーターをオンにすると、IPコアによりオート・ネゴシエーションがサポートされます。その定義は、IEEE Standard 802.3-2015 Clause 73のとおりです。また、リンク・トレーニングもサポートされます。その定義は、IEEE Standard 802.3-2015 Clauses 92および93のとおりです。このパラメーターがオフの場合、IPコアでは、オート・ネゴシエーションおよびリンク・トレーニングの機能はサポートしません。また、このタブの他のパラメーターは使用できません。オート・ネゴシエーションおよびリンク・トレーニングの機能は、MAC+PCSバリエーションでのみ使用できます。
Status clock rate	100–162MHz	100MHz	予想される着信 `i_reconfig_clk` 周波数を設定します。入力クロック周波数は、このパラメーターに対して指定した周波数と一致させる必要があります。 IPコアのコンフィグレーションはこの情報を使用して行われ、IPコアによってリンク障害抑制時間が正確に測定されるようにします (リンク障害抑制タイマー (IEEE 802.3のclause 73.10.2) の値を決定します)。
Auto-Negotiation
Enable Auto-Negotiation	True False	True	このパラメーターがオンの場合、IPコアに含まれるロジックによりオート・ネゴシエーションが実装されます。その定義は、IEEE Std 802.3–2015のClause 73に従います。このパラメーターがオフの場合、IPコアにはオート・ネゴシエーション・ロジックは含まれず、オート・ネゴシエーションは実行できません。
Link fail inhibit time	500–510 ms	504 ms	リンクステータスがFAILまたはOKに設定されるまでの時間を指定します。リンクが失敗するのは、このパラメーターで指定した期間の経過後に、リンクステータスをOKに設定した場合です。詳細については、IEEE Standard 802.3–2015のClause 73 Auto-Negotiation for Backplane Ethernetを参照してください。 IPコアでは、 `o_rx_pcs_ready` 信号をアサートして、リンクステータスがOKであることを示します。
Enable CR Technology Ability	True False	True	このパラメーターがオンの場合、IPコアではデフォルトでCR機能をアドバタイズします。このパラメーターがオフでも、オート・ネゴシエーションがオンになっていると、IPコアではデフォルトでKR機能をアドバタイズします。
Auto-Negotiation Master	Lane 0 Lane 1 Lane 2 Lane 3	Lane 0	オート・ネゴシエーションのマスターチャネルを選択します。 IPコアは、マスターチャネルを動的に変更するメカニズムを提供していません。パラメーター・エディターで設定した値は、動作中の変更はできません。
Pause ability–C0	True False	True	このパラメーターをオンにすると、IPコアによるイーサネット・リンク上の表示によって、対称一時停止がサポートされていることが分かります。その定義は、IEEE Std 802.3–2015のSection 2のAnnex 28Bのとおりです。
Pause ability–C1	True False	True	このパラメーターをオンにすると、IPコアによるイーサネット・リンク上の表示によって、非対称一時停止がサポートされていることが分かります。その定義は、IEEE Std 802.3–2015のSection 2のAnnex 28Bのとおりです。
Link Training
Enable Link Training	True False	True	このパラメーターをオンにすると、IPコアにリンク・トレーニング・モジュールが含まれます。このリンク・トレーニング・モジュールによるコンフィグレーションでは、リモートのリンクパートナーTX PMDを最低のビット・エラー・レート (BER) に設定します。LTの定義は、IEEE Std 802.3–2015のClause 92のとおりです。
Number of frames to send at end of training	127 255	127	トレーニングの完了後にローカルのリンクパートナーにより提供される追加のトレーニング・フレームの数を指定し、リンクパートナーがローカルレシーバーのステートを正しく検出できるようにします。
Enable Clause 72 PRBS11 generation	True False	False	オンにすると、IPコアには、IEEE Std 802.3–2015のClause 92で指定されている25Gリンク・トレーニング・パターンに加えて、レガシーのClause 72 PRBSパターンを生成するロジックが含まれます。オフにすると、IPコアでは、IEEE Std 802.3–2015のClause 92で指定されている25Gリンク・トレーニング・パターンのみを生成します。
Link Training: PMA Parameters
VMAXRULE	0–31	30	最大V_OD を指定します。デフォルト値の30は、1200mVを表します。このデフォルト値は、デバイスが駆動する必要のある最大値です。
VMINRULE	0–31	6	最小V_OD を指定します。デフォルト値の6は、165mVを表します。このデフォルト値は、デバイスが駆動する必要のある最小値です。
VODMINRULE	0–31	14	最小V_OD を最初のタップに対して指定します。デフォルト値の14は440mVを表します。
VPOSTRULE	0–25	25	プリエンファシスの内部アルゴリズムによって最適なポストタップ設定を決定する際にテストする最大値を指定します。
VPRERULE	0–16	16	プリエンファシスの内部アルゴリズムによって最適なプリタップ設定を決定する際にテストする最大値を指定します。
PREMAINVAL	0–31	30	プリセットのV_OD 値を指定します。この値は、リンク・トレーニング・プロトコルのPresetコマンドによって設定されます。その定義は、IEEE Std 802.3–2015 のClause 72.6.10.2.3.1のとおりです。
PREPOSTVAL	0–25	0	プリセットのポストタップ値を指定します。
PREPREVAL	0–16	0	プリセットのプリタップ値を指定します。
INITMAINVAL	0–31	25	V_OD の初期値を指定します。この値は、リンク・トレーニング・プロトコルのPresetコマンドによって設定されます。その定義は、IEEE Std 802.3–2015 のClause 72.6.10.2.3.1のとおりです。
INITPOSTVAL	0–25	13	初期ポストタップ値を指定します。
INITPREVAL	0–16	3	初期プリタップ値を指定します。
Configuration, Debug and Extension Options
Enable Native PHY Debug Master Endpoint (NPDME)	True False	False	このオプションをオンにするとすると、Transceiver Native PHY IPに埋め込みPHY Debug Master Endpoint (NPDME) が含まれます。NPDMEでは、Avalon-MMスレーブ・インターフェイスに内部接続して、ダイナミック・リコンフィグレーションを行います。 NPDMEでは、トランシーバーのリコンフィグレーション・スペースにアクセスし、特定のテストおよびJTAG経由のデバッグ機能をSystem Consoleを使用して実行します。
Enable JTAG to Avalon Master Bridge	True False	False	このオプションをオンにすると、Avalon-MMマスターブリッジへの内部JTAG接続がイネーブルされ、レジスター・リコンフィグレーションが行われます。この接続により、System ConsoleによるEthernet Link Inspectorの実行が可能になります。

² インテル® Agilex™ デバイスでは、この機能はサポートされていません。

言語の選択

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

H-tile Ethernet Hard IPユーザーガイド: インテル® Stratix® 10デバイスおよびインテル® Agilex™ デバイス用

3.1. パラメーター・エディターのパラメーター

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

H-tile Ethernet Hard IPユーザーガイド: インテル® Stratix® 10デバイスおよび インテル® Agilex™ デバイス用

3.1. パラメーター・エディターのパラメーター

H-tile Ethernet Hard IPユーザーガイド: インテル® Stratix® 10デバイスおよびインテル® Agilex™ デバイス用