6.12. クロック

H-tile Ethernet Hard IPユーザーガイド: インテル® Stratix® 10デバイスおよびインテル® Agilex™ デバイス用

ダウンロード PDF

ID 683430

日付 12/08/2020

バージョン 20.3

Public

インテルのみ表示可能 — GUID: jrt1513048506410

Ixiasoft

詳細を見る

6.12. クロック

トランシーバーのリファレンス・クロック (i_clk_ref) 周波数は、IPコアによってサポートされる値に設定してください。H-tile Ethernet Hard IPコアでサポートする clk_ref 周波数は、644.53125MHz±100ppmまたは322.265625MHz±100ppmです。±100ppmの値は、トランシーバーのリファレンス・クロックを提供するクロックソースに対して必要になります。

すべてのH-tile Ethernet Hard IPコアのバリエーションでは、パラメーター・エディターのEnable SyncEパラメーターをオンにするかどうかに関わらず、同期イーサネット規格をサポートしています。Sync-Eバリエーションでは、RXリカバリークロックがトップレベルの出力信号として提供されます。

Synchronous Ethernet規格は、ITU-T G.8261、G.8262、およびG.8264の推奨事項で説明されているとおり、TXクロックをフィルタリングし、RXリファレンス・クロックとの同期を一連のノードにより維持する必要があります。想定される使用方法では、ユーザーロジックによってTX PLLリファレンス・クロックを駆動する際に、フィルター処理されたバージョンのRXリカバリークロック信号を使用し、送受信機能が確実に同期に保たれるようにします。この使用モデルでは、H-tile Ethernet Hard IPコアの外部のデザイン・コンポーネントでフィルタリングを実行します。

表 29. クロック入力ユーザーによる提供が必要な入力クロックについて説明します。
信号名	説明
`i_clk_tx`	IPコアのTXクロックは `i_clk_tx` です。このクロックの周波数は402.83203125MHzです。
`i_clk_rx`	IPコアのRXクロックは `i_clk_rx` です。このクロックの周波数は402.83203125MHzです。
`i_clk_ref`	入力クロック `i_clk_ref` は、高速シリアルクロックとデータパス・パラレル・クロックのリファレンス・クロックです。このクロックは、周波数が322.265625MHzまたは644.53125MHzで、精度は IEEE 802.3-2015 Ethernet Standard に従い、±100ppmである必要があります。さらに、`i_clk_ref` は、IEEE 802.3-2015 Ethernet Standard のジッター仕様を満たす必要があります PLLおよびクロック生成ロジックは、このリファレンス・クロックを使用して、トランシーバーおよびPCSクロックを導出します。入力クロックは、適切な専用クロックピンの高品質信号である必要があります。トランシーバー・リファレンス・クロックの位相ノイズ仕様については、各デバイス・データシートを参照してください。
`i_tx_serial_clk[1:0]`	ATX PLLによって駆動される高速シリアルクロックです。 IPコアには2つのシリアルクロックがあり、それぞれが別々のATX PLLから駆動されます。これらのクロック周波数は、12.890625GHzです。これらのクロックの駆動は、IPコアとは別にコンフィグレーションするATX PLLから行ってください。トランシーバーPLLの追加を参照してください。
`i_reconfig_clk`	H-tile Ethernet Hard IPコアのトランシーバー・リコンフィグレーション・インターフェイスとイーサネット・リコンフィグレーション・インターフェイスの Avalon® クロックです。クロック周波数は100〜162MHzです。すべてのトランシーバー・リコンフィグレーション・インターフェイスおよびイーサネット・リコンフィグレーション・インターフェイス信号は、`i_reconfig_clk` と同期です。

表 30. クロック出力IPコアから提供される出力クロックについて説明します。これらクロックは、ほとんどの場合、IPコアの内部クロッキングにも関与します。
信号名	説明
`o_clk_pll_div64`	イーサネット・ハードIPブロックのクロックです。クロック周波数は402.83203125MHzです。このクロックが信頼できるのは、`i_tx_pll_locked` がアサートされた後でのみです。
`o_clk_pll_div66`	イーサネット・ハードIPブロックのクロック × 64/66です。クロック周波数は390.625MHzです。このクロックが信頼できるのは、`i_tx_pll_locked` がアサートされた後でのみです。
`o_clk_rec_div64`	RXリカバリークロックからの派生です。このクロックでは、同期イーサネット規格をサポートしています。 RXリカバリークロック周波数は、通常の動作中は402.83203125MHz ±100ppmです。このクロックが信頼できるのは、`o_cdr_lock` がアサートされた後でのみです。想定される使用方法では、TXトランシーバーPLLリファレンス・クロックを駆動する際に、フィルター処理と分割が行われたバージョンの `o_clk_rec_div64` または `o_clk_rec_div66` を使用し、送受信機能の同期が、同期イーサネット・システムで確実に保たれるようにします。これを行うには、追加のコンポーネントをボードに含めてください。 IPコアでは、フィルタリングは提供されません。
`o_clk_rec_div66`	RXリカバリークロックからの派生です。このクロックでは、同期イーサネット規格をサポートしています。 RXリカバリークロック周波数は、通常の動作中は390.625MHz ±100ppmです。このクロックが信頼できるのは、`o_cdr_lock` がアサートされた後でのみです。想定される使用方法では、TXトランシーバーPLLリファレンス・クロックのを駆動する際に、フィルター処理と分割が行われたバージョンの `o_clk_rec_div64` または `o_clk_rec_div66` を使用し、送受信機能の同期が、同期イーサネット・システムで確実に保たれるようにします。これを行うには、追加のコンポーネントをボードに含めてください。 IPコアでは、フィルタリングは提供されません。

言語の選択

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

H-tile Ethernet Hard IPユーザーガイド: インテル® Stratix® 10デバイスおよびインテル® Agilex™ デバイス用

6.12. クロック

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

H-tile Ethernet Hard IPユーザーガイド: インテル® Stratix® 10デバイスおよび インテル® Agilex™ デバイス用

6.12. クロック

H-tile Ethernet Hard IPユーザーガイド: インテル® Stratix® 10デバイスおよびインテル® Agilex™ デバイス用