インテルのみ表示可能 — GUID: lro1402197146382
Ixiasoft
インテルのみ表示可能 — GUID: lro1402197146382
Ixiasoft
30.1. コアの概要
プロセッサーのサブシステムでは、2つのメモリー空間の間でデータ転送が頻繁に発生する可能性があります。システムでデータを移動するプロセッサーの負荷を軽減するために、ダイレクト・メモリー・アクセス (DMA) エンジンを導入し、その機能を代わりに実行します。Modular Scatter-Gather DMA (mSGDMA) は、記述子と呼ばれるプリロードされた命令を使用してデータ移動操作を実行することができます。転送サイズ、および送信元アドレスと送信先アドレスの異なる複数の記述子には、割り込みをトリガーするオプションがあります。
mSGDMAコアにはモジュラーデザインがあるため、FPGAファブリックとの統合が容易になります。コアは、オプションの読み出しマスターブロックと書き込みマスターブロックを備えるディスパッチャー・ブロックで構成されます。記述子ブロックは記述子を受信してデコードし、読み出しマスターブロックと書き込みマスターブロックに命令をディスパッチします。それにより、その後の操作が行われます。ブロックはまた、その他の情報をホストに転送するようにコンフィグレーションされます。このコンテキストでは、読み出しマスターブロックは Avalon® -MMマスター・インターフェイスを介してデータを読み出し、ディスパッチャー・ブロックからの命令に基づきそのデータを Avalon® -STソース・インターフェイスに送ります。一方、書き込みマスターブロックは Avalon® -STシンク・インターフェイスからデータを受信し、 Avalon® -MMマスター・インターフェイスを介して送信先アドレスにデータを書き込みます。