エンベデッド・ペリフェラルIPユーザーガイド

ID 683130
日付 9/21/2020
Public

インテルのみ表示可能 — GUID: liy1522270055472

Ixiasoft

ドキュメント目次
1. 概要 2. Avalon® -ST Multi-Channel Shared Memory FIFOコア 3. Avalon® -STシングルクロックFIFOコアおよびデュアルクロックFIFOコア 4. Avalon® -STシリアル・ペリフェラル・インターフェイス・コア 5. SPIコア 6. SPI Slave to Avalon® Master Bridgeコア/JTAG to Avalon® Master Bridgeコア 7. インテル eSPIスレーブコア 8. eSPI to LPCブリッジコア 9. イーサネットMDIOコア 10. インテルFPGA 16550互換UARTコア 11. UARTコア 12. JTAG UARTコア 13. インテル FPGA Avalon® Mailboxコア 14. インテル FPGA Avalon® ミューテックス・コア 15. インテル FPGA Avalon® I2C (Master) コア 16. インテル FPGA I2C Slave to Avalon® -MM Master Bridgeコア 17. インテルFPGA Avalon® コンパクト・フラッシュ・コア 18. EPCS/EPCQAシリアル・フラッシュ・コントローラー・コア 19. インテルFPGAシリアル・フラッシュ・コントローラー・コア 20. インテルFPGAシリアル・フラッシュ・コントローラーIIコア 21. インテルFPGA汎用クアッドSPIコントローラー・コア 22. インテルFPGA汎用クアッドSPIコントローラーIIコア 23. インターバル・タイマー・コア 24. インテルFPGA Avalon FIFOメモリーコア 25. オンチップメモリー (RAMおよびROM) コア 26. Optrex 16207 LCDコントローラー・コア 27. PIOコア 28. PLLコア 29. DMAコントローラー・コア 30. Modular Scatter-Gather DMAコア 31. Scatter-Gather DMAコントローラー・コア 32. SDRAMコントローラー・コア 33. トライステートSDRAMコア 34. Video Sync GeneratorコアとPixel Converterコア 35. インテル FPGA Interrupt Latency Counterコア 36. パフォーマンス・カウンター・ユニット・コア 37. ベクトル割り込みコントローラー・コア 38. Avalon® -STデータ・パターン・ジェネレーター・コアとデータ・パターン・チェッカー・コア 39. Avalon® -STテスト・パターン・ジェネレーター・コアとテスト・パターン・チェッカー・コア 40. システムIDペリフェラル・コア 41. Avalon® Packets to Transactions Converterコア 42. Avalon® -STマルチプレクサー・コアとデマルチプレクサー・コア 43. Avalon® -ST Bytes to Packets ConverterコアとPackets to Bytes Converterコア 44. Avalon® -ST Delayコア 45. Avalon® -STラウンド・ロビン・スケジューラー・コア 46. Avalon® -ST Splitterコア 47. Avalon® -MM DDR Memory Half Rate Bridgeコア 48. インテル FPGA GMII to RGMIIコンバーター・コア 49. インテル FPGA MII to RMIIコンバーター・コア 50. インテルFPGA HPS GMII to TSE 1000BASE-X/SGMII PCSブリッジコア 51. インテル FPGA HPS EMAC to Multi-rate PHY GMIIアダプターコア 52. インテル FPGA MSI to GICジェネレーター・コア

7.5.2.1. eSPIのStatus Register

このステータスレジスターは、eSPIスレーブIPのステータスを反映します。このレジスターには、GET_STATUSコマンドを使用し、eSPIインターフェイスを介してアクセスすることができます。このレジスターには、 Avalon® -MMを介してアクセスすることもできます。その際は、 Avalon® -MMアドレス00hで読み出し要求をアサートします。

応答フェーズでは、ステータスフィールドは常にeSPIマスターに返されます。受信したコマンドは、espi_cs_n信号のデアサート後にのみデコードされます。したがって、キューに入っているコマンドの実装効果は、後続のトランザクションのステータスで反映されます。

eSPIステータスレジスターのビットは読み出し専用で、espi_reset_nによってクリアされます。
表 33.  eSPIステータスレジスターのビットの説明
ビット ステータスフィールド 説明
0 PC_FREE 次の値は、次の内容を示します。
  • 1: Channel 0 Posted FIFOが空の状態であり、ペリフェラルのポステッドヘッダーまたは完了ヘッダーと最大ペイロードサイズまでのデータを受け入れます。
  • 0: Channel 0 Posted FIFOには、1つの完全なペリフェラルのポステッドヘッダーまたは完了ヘッダーとデータパケットがあります。
1 NP_FREE 次の値は、次の内容を示します。
  • 1: Channel 0 Non-posted FIFOが空の状態であり、ペリフェラルのノンポステッド・ヘッダーまたは完了ヘッダーと最大ペイロードサイズまでのデータを受け入れます。
  • 0: Channel 0 Non-posted FIFOには、1つの完全なペリフェラルのノンポステッド・ヘッダーまたは完了ヘッダーとデータパケットがあります。
2 VWIRE_FREE 値は常に1です。
3 OOB_FREE 値は常に1です。
4 PC_AVAIL 次の値は、次の内容を示します。
  • 1: Channel 0 Posted FIFOにペリフェラルのポステッドヘッダーまたは完了ヘッダーがあります。また、最大ペイロードサイズまでのデータが送信に利用可能です。
  • 0: Channel 0 Posted FIFOは空の状態です。
5 NP_AVAIL 次の値は、次の内容を示します。
  • 1: Channel 0 Non-posted FIFOにペリフェラルのノンポステッド・ヘッダーまたは完了ヘッダーがあります。また、最大ペイロードサイズまでのデータが送信に利用可能です。
  • 0: Channel 0 Non-posted FIFOは空の状態です。
6 VWIRE_AVAIL 次の値は、次の内容を示します。
  • 1: チャネル1に、送信に利用できるトンネリング仮想ワイヤーがあります。
  • 0: チャネル1は空の状態です。
7 OOB_AVAIL 値は常に0です。
8 FLASH_C_FREE 値は常に1です。
9 FLASH_NP_FREE 値は常に1です。
10 Reserved -
11 Reserved -
12 FLASH_C_AVAIL 値は常に0です。
13 FLASH_NP_AVAIL 値は常に0です。
14 予約済み -
15 予約済み -