インテルのみ表示可能 — GUID: iga1432671715986
Ixiasoft
インテルのみ表示可能 — GUID: iga1432671715986
Ixiasoft
10.4.7. lsr
識別子 | 名称 | オフセット | アクセス | リセット値 | 説明 |
---|---|---|---|---|---|
lsr | Line Status Register | 0x14 | R | 0x00000060 | 送信および受信のステータスを報告します。 |
ビットフィールド | |||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
- | |||||||||||||||
15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
- | rfe | temt | thre | bi | fe | pe | oe | dr |
ビット | 名称/識別子 | 説明 | アクセス | リセット |
---|---|---|---|---|
[31:8] | - | 予約済み | R | 0x0 |
[7] | Receiver FIFO Error bit (rfe) | このビットは、FIFOが有効になっている (FCR[0] が1に設定されている) 場合にのみ関係します。これを使用し、少なくとも1つのパリティーエラー、フレーミング・エラー、またはブレーク表示がFIFOで発生しているかを示します。このビットは、LSRが読み出され、エラーのある文字がレシーバーFIFOの先頭にあり、後続のエラーがFIFOにない場合にクリアされます。 |
R | 0x0 |
[6] | Transmitter Empty bit (temt) | FIFOモードで、FIFOが有効になっている (FCR[0] が1に設定されている) 場合、このビットはTransmitter Shift RegisterとFIFOの両方が空になると設定されます。FIFOが無効になっている場合は、このビットはTransmitter Holding RegisterとTransmitter Shift Registerの両方が空になると設定されます。インジケーターは、THRまたは送信FIFOに新しいデータが書き込まれるとクリアされます。 |
R | 0x1 |
[5] | Transmit Holding Register Empty bit (thre) | このビットは、THRまたはTx FIFOが空であることを示します。このビットは、データがTHRまたはTx FIFOからTransmitter Shift Registerに転送され、新しいデータがTHRまたはTx FIFOに書き込まれていない場合に設定されます。また、THRE割り込みが有効な場合は、THRE割り込みも実行されます。 |
R | 0x1 |
[4] | Break Interrupt (bi) | このビットを使用し、シリアル入力データにおけるブレークシーケンスの検出を示します。このビットは、シリアル入力 (sin) が、開始時間 + データビット + パリティー + ストップビットの合計よりも長くロジック0の状態で保持されている場合に設定されます。シリアル入力でブレーク条件が発生すると、すべて0で構成される文字を1つのみUARTで受信します。ブレーク条件と関連付けられている文字はFIFOで伝送され、その文字がFIFOの先頭に達すると顕在化します。このビットは常に、RBR内で関連付けられている文字と同期しています。現在関連付けられている文字がRBRを介して読み出されると、このビットはRBR内の次の文字と同期するように更新されます。LSRを読み出すことにより、BIビットはクリアされます。 |
RC | 0x0 |
[3] | Framing Error (fe) | このビットを使用し、レシーバーでのフレーミング・エラーの発生を示します。フレーミング・エラーは、レシーバーで受信データの有効なストップビットが検出されない場合に発生します。FIFOモードでは、フレーミング・エラーは受信する文字に関連付けられるため、フレーミング・エラーのある文字がFIFOの先頭に達した際に顕在化します。フレーミング・エラーが発生すると、UARTは再同期を試みます。これは、エラーは次の文字のスタートビットに起因しているとみなされて行われます。その後、他のビットデータやパリティーおよびストップの受信を継続します。Framing Error (FE) ビット (LSR[3]) は、Break Interruptビット (LSR[4]) で示されるブレーク割り込みが発生した場合に設定されることに注意してください。このビットは常に、RBR内で関連付けられている文字と同期しています。現在関連付けられている文字がRBRを介して読み出されると、このビットはRBR内の次の文字と同期するように更新されます。LSRを読み出すことにより、FEビットはクリアされます。 |
RC | 0x0 |
[2] | Parity Error (pe) | このビットを使用し、Parity Enable (PEN) ビット (LCR[3]) が設定されている場合に、レシーバーでのパリティーエラーの発生を示します。パリティーエラーは受信する文字に関連付けられるため、パリティーエラーのある文字がFIFOの先頭に達した際に顕在化します。Parity Error (PE) ビット (LSR[2]) は、Break Interrupt (BI) ビット (LSR[4]) で示されるブレーク割り込みが発生した場合に設定されることに注意してください。その際に、Parity Errorビットは、EPS (LCR[4]) およびDLS (LCR[1:0]) の組み合わせに応じて設定されます。このビットは常に、RBR内で関連付けられている文字と同期しています。現在関連付けられている文字がRBRを介して読み出されると、このビットはRBR内の次の文字と同期するように更新されます。LSRを読み出すことにより、PEビットはクリアされます。 |
RC | 0x0 |
[1] | Overrun error bit (oe) | このビットを使用し、オーバーラン・エラーの発生を示します。エラーは、前のデータが読み出される前に新しいデータ文字を受信すると発生します。非FIFOモードでは、前の文字がRBRから読み出される前に新しい文字がレシーバーに到着すると、OEビットが設定されます。これが発生すると、RBR内のデータは上書きされます。FIFOモードでは、FIFOがフルの状態で新しい文字がレシーバーに到着すると、オーバーラン・エラーが発生します。FIFO内のデータは維持されますが、受信シフトレジスター内のデータは損失します。LSRを読み出すことにより、OEビットはクリアされます。 |
RC | 0x0 |
[0] | Data Ready bit (dr) | このビットを使用し、レシーバーのRBRまたはレシーバーFIFOに少なくとも1文字が含まれていることを示します。このビットは、非FIFOモードの場合はRBRが読み出されると、また、FIFOモードの場合はレシーバーFIFOが空になるとクリアされます。 |
R | 0x0 |