インテルのみ表示可能 — GUID: sam1412833635967
Ixiasoft
5.1.4. LVDS SERDES IPコアのトランスミッターの設定
パラメーター | 値 | 説明 |
---|---|---|
TX core registers clock |
|
コアのレジスターにクロックを提供するクロックを選択します。
このパラメーターは、TXの機能モードでのみ使用することができます。 |
Enable tx_coreclock port | ON、OFF | オンにすると、tx_coreclockが公開されます。これを使用し、トランスミッターに供給するコアロジックを駆動することができます。
インテルでは、必要に応じてtx_coreclock出力信号を使用することを推奨しています。
注: このオプションは、PLL SettingsタブのUse external PLLオプションをオンにしている場合は無効になります。Enable tx_coreclock portオプションをオンまたはオフにするには、Use external PLLオプションを先にオフにします。Enable tx_coreclock portを変更後に、Use external PLLを再度オンにすることができます。
|
Enable tx_outclock port | ON、OFF | オンにすると、tx_outclockポートが公開されます。
このパラメーターをオンにすると、TXインターフェイスあたりの最大チャネル数が1チャネル減少します。 |
Desired tx_outclock phase shift (degrees) | 関連情報を参照してください。 | outclockと出力シリアルデータの位相関係をLVDS高速クロックの角度で指定します。 |
Actual tx_outclock phase shift (degrees) | fast_clockとtx_outclockの周波数によって異なります。関連情報を参照してください。 | 必要なtx_outclock位相シフトに最も近い達成可能なtx_outclock位相シフトを表示します。 |
Tx_outclock division factor | シリアライゼーション係数によって異なります。 | outclockの周波数に対する高速クロックの周波数の比率を指定します。例えば、outclockサイクルあたりのシリアル遷移の最大数など。 |