インテルのみ表示可能 — GUID: sam1412833580887
Ixiasoft
5.1.2. LVDS SERDES IPコアのPLLの設定
パラメーター | 値 | 説明 |
---|---|---|
Use external PLL | ON、OFF | オンにすると、外部PLLを使用します。
このオプションを使用すると、PLLから利用可能なすべてのクロックにアクセスし、クロックのスイッチオーバー、帯域幅のプリセット、ダイナミック・フェーズ・ステッピング、ダイナミック・リコンフィグレーションなどの高度なPLLの機能を使用することができます。
注: If you want to place combined LVDS transmitters and receivers in the same I/O bank using two LVDS SERDES IP core instances, you must turn on this option. You can also place combined transmitters and receivers in the same I/O bank by turning on the Duplex Feature option in the General Settings tab. If you turn on Duplex Feature, the Use external PLL option is disabled.
|
Desired inclock frequency | — | inclockの周波数をMHzで指定します。 |
Actual inclock frequency | — | 必要な周波数に最も近い、インターフェイスに提供できるinclock周波数を表示します。 |
FPGA/PLL speed grade | — | FPGA/PLLのスピードグレードを指定します。これにより、PLLの動作範囲が決まります。 |
Enable pll_areset port | ON、OFF | オンにすると、pll_aresetポートが公開されます。pll_areset信号を使用し、LVDSインターフェイス全体をリセットすることができます。 |
Core clock resource type | — | 内部で生成されるcoreclockをIPコアがエクスポートするクロック・ネットワークを指定します。
注: この機能は、 インテル® Quartus® Prime開発ソフトウェアの今後のバージョンでサポートされる予定です。現在は、QSFの割り当てを使用し、このパラメーターを手動で指定します。
|