インテルのみ表示可能 — GUID: sam1460359512838
Ixiasoft
4.1. LVDS SERDES Intel® FPGA IP
LVDS SERDES IPコアは、シリアライザー/デシリアライザー (SERDES) およびダイナミック・フェーズ・アライメント (DPA) ブロックをコンフィグレーションします。IPコアはまた、LVDSチャネル配置、正当性チェック、およびLVDSチャネルに関連する規則のチェックをサポートします。
LVDS SERDES IPコアでは、次の種類のLVDSアプリケーションを実装できます。
- トランスミッター専用のアプリケーション
- レシーバー専用のアプリケーション
- トランスミッターとレシーバーが混在するアプリケーション
注: Stratix® V、 Arria® V、または Cyclone® Vデバイスからデザインを移行する場合は、ALTLVDS_TX IPコアおよびALTLVDS_RX IPコアを移行する必要があります。