インテルのみ表示可能 — GUID: mwh1409959500695
Ixiasoft
インテルのみ表示可能 — GUID: mwh1409959500695
Ixiasoft
2.2.2.4. 同期パルス・ジェネレーターの用
最初の方法では、トリガー信号が2入力ANDゲートの両方の入力に供給され、デザインは入力の1つにインバーターを追加して遅延チェインを作成します。パルスの幅は、ゲートに直接供給するパスと遅延チェインを通過するパスの時間差に依存します。これは、入力値の変更後の組み合わせロジックでのグリッチの生成と同じメカニズムです。この手法は、グリッチの幅を人為的に増加させます。
2番目の方法では、レジスターの出力が遅延チェインを通じて非同期リセット信号を駆動します。一定の遅延の後、レジスターは非同期にリセットされます。コンパイラーは、配線および伝搬遅延がわかっている場合、配置および配線後にのみパルス幅を決定できます。 HDLコードの作成時に特定のパルス幅を確実に作成することはできず、EDAツールで設定することもできません。パルスは、すべてのPVT条件下でアプリケーションに十分な幅ではない場合があります。また、別のデバイスに変更すると、パルス幅が変更されます。さらに、静的タイミング解析ではパルス幅を検証できないため、検証は困難です。
マルチ・バイブレーターは、グリッチ・ジェネレーターを使用してパルスを作成し、回路を発振器に変える組み合わせループを使用します。この方法では、パルスの数が関係するため、追加の問題が発生します。さらに、構造が複数のパルスを生成する場合、デザインツールで解析する必要がある新しい人工時計もデザインに作成されます。