インテル® Quartus® Primeプロ・エディションのユーザーガイド: デザイン上の推奨事項

ID 683082
日付 4/13/2020
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

2.2.2. 組み合わせロジックの最適化

組み合わせ論理構造は、入力の現在の状態のみに依存する論理関数で構成されます。Intel FPGAに、これらの機能は、ロジックエレメント(LE)またはアダプティブ・ロジック・モジュール(ALM)のいずれかを備えたルック・アップ・テーブル(LUT)に実装されています。

組み合わせロジックがレジスターに入力する場合、レジスター制御信号はロジック機能の一部を実装してLUTリソースを節約できます。このセクションの推奨事項に従うことにより、組み合わせデザインの信頼性を向上させることができます。