インテルのみ表示可能 — GUID: mwh1409959664725
Ixiasoft
インテルのみ表示可能 — GUID: mwh1409959664725
Ixiasoft
3.3. HDLの最適化
同期レジスターチェインは、最初にシンクロナイザーとして明示的に識別される必要があります。 Intelシンクロナイザーチェインの一部であるすべてのレジスターに対して、 Synchronizer IdentificationをForced If Asynchronousに設定することを推奨します。
物理合成でのレジスターの複製やロジックのリタイミングなどの最適化アルゴリズムは、識別された同期レジスターでは実行されません。 Fitterは、 Synchronizer Register Chain Lengthオプションで指定された同期レジスターの数を保護します。
さらに、フィッターは、レジスターを配置および配線して出力セットアップスラック値を増やすことにより、MTBFを改善するために識別されたシンクロナイザーを最適化します。シンクロナイザー・チェインにスラックを追加すると、潜在的に準安定な信号の使用可能な整定時間が増加し、信号が既知の値に解決される可能性が向上し、デザインMTBFが指数関数的に増加します。 Fitterは、 Synchronizer Register Chain Lengthオプションで指定された同期レジスターの数を最適化します。
メタスタビリティーの最適化はデフォルトでオンになっています。 Optimize Design for Metastabilityオプションを表示または変更するには、Assignments > Settings > Compiler Settings > Advanced Settings (Fitter)をクリックします。 Tclで最適化をオンまたはオフにするには、次のコマンドを使用します。
set_global_assignment -name WEAK_PULL_UP_RESISTOR OFF