2.6. 推奨されるデザインン・プラクティスの改訂履歴

インテル® Quartus® Primeプロ・エディションのユーザーガイド: デザイン上の推奨事項

ダウンロード PDF

ID 683082

日付 4/13/2020

バージョン

Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。こちらをクリック最新バージョンに移行する。

インテルのみ表示可能 — GUID: mwh1409959568564

Ixiasoft

詳細を見る

2.6. 推奨されるデザインン・プラクティスの改訂履歴

この章には、次の改訂履歴が適用されます。

ドキュメント・バージョン	インテル® Quartus® Primeバージョン	変更内容
2020.04.13	20.1	「Design Assistantの設定」および「コンパイル中のDesign Assistantの実行」トピックに、タイミングサインオフ時のDesign Assistantのサポートを追加。次の新しいDesign Assistantルールを追加。 CLK-30026: Missing Clock Assignment CLK-30027: Multiple Clock Assignment CLK-30028: Invalid Generated Clock CLK-30029: Invalid Clock Assignments CLK-30030: PLL Setting Violation CLK-30031: Input Delay Assigned to Clock HRR-10203: Register Power-Up Settings Conflict with Device Settings RES-30132: Registers May Not Be Properly Reset RES-30133: Spurious Writes May Impact Embedded Memory Blocks with Initialized Content RES-50001: Asynchronous Reset Is Not Synchronized RES-50002: Asynchronous Reset Is Insufficiently Synchronized RES-50003: Asynchronous Reset Missing Timing Constraint RES-50004: Multiple Asynchronous Resets within Reset Synchronizer Chain RES-50005: RAM Control Signals Driven By Asynchronous Clears RES-30133:Spurious Writes May Impact Initialized Embedded Memory Block Content TMC-20004: Timing Paths with Slack Exceeding Threshold TMC-20005: Timing Paths with Recovery Slack Exceeding Threshold TMC-20006: Unregistered User-Partition Inputs TMC-20007: Unregistered Paths Between User-Partitions TMC-20011: Missing Input Delay TMC-20012: Missing Output Delay TMC-20013: Partial Input Delay TMC-20014: Partial Output Delay TMC-20015: Inconsistent Min-Max Delay TMC-20016: Invalid Reference Pin TMC-20017: Loops Detected TMC-20018: Latches Detected TMC-20019: Partial Multicycle Assignment TMC-20020: Invalid Multicycle Assignment TMC-20021: Partial Min-Max Delay Assignment TMC-20022: Incomplete I/O Delay Assignment TMC-20200: Setup-Failing Paths with Low Intrinsic Margin TMC-20201: Setup-Failing Paths with High Clock Skew TMC-20202: Setup-Failing Paths with High Cell and Local IC Delay TMC-20203: Setup-Failing Paths with High Fabric IC Delay TMC-20204: Nodes with Retiming Restrictions Limit Retiming Design Assistantルールを改訂。Revised Design Assistant rules: HRR-10201: Power Up Don't Care Setting May Prevent Retiming RES-30131: Reset Nets with Polarity Conflict 廃止されたDesign Assistantルールを削除。 ACD-30023: Data Bits Are Not Synchronized When Transferred Between Asynchronous Clock Domains ACD-30024: Multiple Data Bits That are Transferred Across Asynchronous Clock Domains are Synchronized But Not All Bits May Be Aligned ACD-30025: Data Bits Are Not Correctly Synchronized When Transferred Between Asynchronous Clock Domains HRR-10102: Synchronous Clears HRR-10105: Registers With `Preserve` Assignment HRR-10108: Pragma `dont retime`" HRR-10109: Pragma `dont replicate` HRR-10110: Register Retiming Assignment TMC-20003: Unconstrained I/O Path RES-30006: Combinational Logic Used as a Reset Signal is not Synchronized RES-30007: External Reset Signals are not Synchronized using Two Cascaded Registers RES-30008: External Reset Signals Incorrectly Synchronized RES-30009: Reset Signal That is Generated in One Clock Domain and Used in Another Clock Domain is Incorrectly Synchronized RES-30010: Reset Signal That is Generated in One Clock Domain and Used in Another Clock Domain is Not Synchronized
2019.11.01	19.3.0	明確にするために、「デザインアシスタントルールのスコープまたは違反の数の変更」トピックを改訂。個別の「クロックドメインクロッシング（CDC）ルール」カテゴリーとトピックを作成。「CLK-30026：Missing Clock Assignment」Design Assistantルールを追加。「CLK-30027：Multiple Clock Assignment」Design Assistantルールを追加。「CLK-30028: Invalid Generated Clock」Design Assistantルールを追加。「CLK-30029: Invalid Clock Assignment」Design Assistantルールを追加。「CLK-30030: PLL Setting Violation」Design Assistantルールを追加。「CLK-30031: Input Delay Assigned to Clock」Design Assistantルールを追加。
2019.09.30	19.3.0	新しい「Design Assistantの設定」トピックを追加。新しい「Managing Design Assistant Rules」トピックを追加。新しい「Enabling Rules for Specific Compiler Stages」トピックを追加。新しい「Specifying Rule Parameters for Specific Compiler Stages」トピックを追加。新しい「Modifying Rule Severity Levels」トピックを追加。新しい「Filtering and Hiding Rule Violations」トピックを追加。新しい「Filter Options Dialog Box」トピックを追加。新しい「Linking to Design Assistant Rule Documentation」トピックを追加。最新のGUI要素のスクリーンショットを更新。次の新しいDesign Assistantルールを追加。 CDC-50001: Missing 1-Bit Synchronizer CDC-50002: 1-Bit Synchronized Missing Constraint CDC-50003: CE-Type CDC No Constraints HRR-10015: High Fan-out Signal HRR-10201: Registers Cannot Power Up with Don't Care Logic Level HRR-10204: Reset Release Instance Count Check RES-30132: Registers May Not Be Properly Reset TMC-20500: Hierarchical Tree Duplication was Shallower than Possible TMC-20501: Hierarchical Tree Duplication was Shallower than Requested TMC-20550: Duplication Candidate Rejected for Placement Constraint TMC-20551: Automatically-Discovered Duplication Candidate Likely Requires More Duplication TMC-20552: User-Directed Duplication Candidate was Rejected TMC-20601: Registers with High Immediate Fan-Out Tension TMC-20602: Registers with High Timing Path Endpoint Tension TMC-20603: Registers with High Immediate Fan-Out Span TMC-20604: Registers with High Timing Path Endpoint Span 廃止されたDesign Assistantルールを削除。 HRR-10014: High Fan-out Nets Driving Clock-Enable Pins HRR-10016: Registers Cannot Power-Up With Dont Care Logic Level
2019.04.01	19.1.0	新しいDesign Assistantデザイン・ルール・チェックツールについて説明。「推奨デザインプラクティス」 > 「デザインルール違反のチェック」セクションに、各デザインアシスタントルールを説明する新しいトピックを追加し。
2018.09.24	18.1.0	サブトピック：トピック「クロック領域の割り当てを使用してクロック制約を最適化する」の内容から、「Intel Arria 10およびそれ以前のデバイスファミリーのクロック領域の割り当て」と「インテルStratix 10デバイスのクロック領域の割り当て」を作成。
2017.11.06	17.1.0	トピック：タイミング・クロージャーの最適化を更新。 Intel Stratix 10サポートのためのトピック「グローバルクロックネットワークリソースを使用する」を更新し、および「クロック領域の割り当てを使用してクロック制約を最適化する」トピックを追加。
2017.05.08	17.0.0	統合合成に関する情報を削除。 IP Advisorの情報を削除。
2016.10.31	16.1.0	Intelのブランド変更を実装。
2016.05.03	16.0.0	内部同期リセット・コード・サンプルを修正バージョンに置き換え。非推奨の物理合成オプションに関する情報を削除。サポートされていないDesign Assistantに関する情報を削除。
2015.11.02	15.1.0	表記をQuartus IIからQuartus Primeへ変更。
2014.12.15	14.1.0	コンパイラの設定にフィッタ設定、Analysis & Synthesisの設定、およびフィジカル・シンセシス最適化からコンパイラ設定の位置を更新。
2014年6月	14.0.0	廃止されたMegaWizard Plug-In Managerのサポートを削除。
2013年11月	13.1.0	レガシーHardCopyデバイスのサポートを削除。
2013年5月	13.0.0	×2のサポートを削除。
2012年6月	12.0.0	サーベイ・リンクを削除。
2011年11月	11.0.1	テンプレートを更新。
2011年5月	11.0.0	リセット・オプションについての情報を追加。
2010年12月	10.1.0	アルテラデバイスおよびQuartus IIDesign Assistantのデザイン推奨からタイトルを変更。新しいテンプレートに更新。 9–13ページの「メタスタビリティ」および9–13ページの「インクリメンタルコンパイル」に関するQuartus IIヘルプへの参照を追加。重複するコンテンツを削除し、9–15ページの「カスタムルール」のヘルプへの参照を追加。
2010年7月	10.0.0	重複コンテンツを削除し、Design Assistant設定、Design Assistantルール、Design Assistantルールの有効化と無効化、Design Assistantレポートの表示に関するQuartus IIヘルプへの参照を追加。 5–4ページの「組み合わせ論理構造」から情報を削除。見出しを5–12ページの「電力を節約するデザイン手法」から「電力の最適化」に変更。新しい「Metastability」項を追加。新しい「インクリメンタルコンパイル」セクションを追加。 5–23ページの「リソースのリセット」に情報を追加。「参考資料」の項を削除。
2009年11月	9.1.0	廃止されたルールのドキュメントを削除。
2009年3月	9.0.0	内容に変更なし。
2008年11月	8.1.0	8-1/2 x 11ページ・フォーマットに変換。 5–18ページの新しいセクション「カスタムルールコーディング例」を追加。 5–11ページの「推奨されるクロックゲーティング方法」に段落を追加。 5–12ページの新しいセクション：「節電のためのデザイン手法」を追加
2008年5月	8.0.0	5-13ページの図5-9を更新。カスタムルールファイルをフローに追加。 5–17ページの図 5–9を追加。 5–34ページの新しいセクション：「カスタムルールレポート」を追加。 5–34ページの新しいセクション：「カスタムルール」を追加。 5–38ページの新しいセクション：「組み込みRAMアーキテクチャ機能のターゲット設定」を追加。章全体のマイナーな編集上を更新。章全体を通して、参照資料にハイパーリンクを追加。

言語の選択

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

インテル® Quartus® Primeプロ・エディションのユーザーガイド: デザイン上の推奨事項

2.6. 推奨されるデザインン・プラクティスの改訂履歴