インテルのみ表示可能 — GUID: jbr1443197641054
Ixiasoft
1. デザインのコンパイル
| 更新対象: |
|---|
| インテル® Quartus® Prime デザインスイート 19.4 |
| この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ずこの翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
インテル® Quartus® Prime Compilerでは、デザインの合成および配置配線をデバイス・プログラミング・ファイルの生成前に行います。Compilerでは、さまざまなハイレベルデザイン、HDLデザイン、およびスケマティック・デザインのエントリー方法をサポートしています。Compilerのモジュールには、IP Generation、Analysis & Synthesis、Fitter、Timing Analyzer、およびAssemblerが含まれています。
Compilation Dashboard
Compilerの インテル® Quartus® Primeプロ・エディション・バージョンでサポートする高度な機能は次のとおりです。
- インテル® Arria® 10、 インテル® Cyclone® 10 GX、 インテル® Stratix® 10、および インテル® Agilex™ デバイスのサポート。
- Incremental Fitterの最適化 - 各ステージの解析および最適化をフィッターの各ステージ後に行い、パフォーマンスを最大限に引き出し、総コンパイル時間を短縮。
- Hyper-Aware Design Flow - Hyper-RetimingおよびFast Forwardコンパイルを使用した、 インテル® Stratix® 10および インテル® Agilex™ デバイスにおける最良のパフォーマンスの実現。
- パーシャル・リコンフィグレーション - FPGAの一部分のダイナミック・リコンフィグレーションの実行。この間、残りの部分のFPGAは機能し続けます。
- ブロックベースのデザインフロ - デザインブロックの保持および再利用。